Lei Feng réseau par AI Technology Review: Récemment, ISCA 2018, est aussi le 45e ISCA, heure locale, le 2 Juin au 6 mai a eu lieu à Los Angeles, en Californie.
ISCA (Symposium international sur l'architecture informatique) est Top conférence universitaire dans le domaine de l'architecture informatique , Conjointement organisé par l'ACM SIGARCH (Computer Architecture Special Interest Group) et IEEE TCAC (Architecture des ordinateurs et la technologie). Diverses applications et talents partout dans le domaine informatique, les grandes données et la profondeur de l'apprentissage causés par la vague contemporaine de nouveau développement, conférence à l'échelle ISCA a également été élargie - proche du record historique de plus de 785 participants, ainsi qu'une augmentation de 17 l'an dernier % pour un total de 378 documents contribution, le nombre final de réception de papier 64, le taux de réception de 17%. Il est entendu que de 1973 au fondateur de la 35 e ISCA Assemblée générale tenue en 2008 à Beijing, les institutions de recherche de la Chine continentale a publié un total de plus de cinq articles seulement. Ces chiffres se reflètent dans la difficulté et la profondeur de la réputation, conférence de ISCA dans le domaine de l'architecture informatique. (Nombre de masse de collaborateurs par rapport aux réunions liées à l'apprentissage machine à apparues ces dernières années peut être considérée comme reflétant tout le monde pense, « Ce qui est difficile, je peux aussi envoyer des papiers »)
Outre le rapport de routine à l'Assemblée, des tables rondes, des documents session, atelier, tutoriel, Los tour en bus touristique ville Angeles outre, il y a un temps fort de la conférence a été invité en Mars de cette année, vient de publier Turation lauréat du prix John L. Hennessy et David A. Patterson ont assisté à des conférences . En fait, il y a deux gens « le prix Nobel de la science informatique », a déclaré le prix Turing, précisément parce qu'ils ont " Création d'un système d'approche quantitative à la conception et l'évaluation de l'industrie des microprocesseurs architecture informatique et RISC a eu un impact durable « (Prix ACM mot), qui est l'une des questions fondamentales de la conférence concernent ISCA. Après avoir remporté un discours à l'ISCA, les deux doivent avoir également reçu les applaudissements les plus enthousiastes et plus grand respect.
Aperçu de la conférence
Discours d'ouverture du premier matin de la conférence organisation du comité l'introduit aperçu. Comme mentionné précédemment, cette année ISCA un total de plus de 785 participants, environ 710 ont participé à la réunion sera positive. Ce chiffre est susceptible de frapper un nouveau record ce ISCA 45 ans. Réunion de mise en place de 18 documents de rapports, y compris les sujets séance Et le centre de données en nuage, la nouvelle accélération de l'application, prefetch (préchargement), et le modèle de langage, la mémoire virtuelle, et la pertinence de commande de magasin, nouveau paradigme, la persistance (persistance), la mémoire émergente, un contrôleur de mémoire et d'un système de contrôle, plate-forme mobile, sécurité, Internet, GPU Et la récente chaude systèmes d'apprentissage de la machine .
En plus de conférences John Hennessy et David Patterson Prix Turing, il y a trois invités spéciaux Kim Hazelwood, Kunle Olukotun, discours d'ouverture de Doug Burger et ACM - Prix IEEE CS Eckert-Mauchly gagnant parole Susan Eggers.
la soumission des articles est ISCA 2018378, une augmentation de 17% par rapport à l'année dernière, le nombre de réception de papier est de 64, reçoit 17%. Recevez les résultats d'un examen détaillé des deux phases du comité de programme pour la thèse. documents de soumission pour le plus grand nombre de sujets de recherche L'accélération et l'architecture spécifique à domaine , Ainsi que les dix sujet brûlant La mémoire de système d'évaluation, et une architecture multi-core d'architecture, microarchitecturale, parallèle à faible puissance et de la technologie, les nouvelles technologies de mémoire, cache hiérarchique, l'architecture de calcul émergents, l'échelle de calcul de centre de données nuage, le système d'ordinateur .
Le comité d'organisation a également réussi à les statistiques de l'équilibre entre les sexes lors de la réunion: les auteurs peuvent fournir volontairement des informations de genre lors de la présentation des documents, a participé à l'information des documents présentés représentent environ 37%, les résultats statistiques de cette partie du document est, Environ 15% de la demande de papier au moins l'une des femmes, alors que 15% du premier auteur de recevoir des documents pour les femmes! Le comité organisateur est à la recherche également avec impatience le rapport sexuel dans ce domaine à l'avenir peut continuer à améliorer.
conférenciers invités
La conférence est le premier invité spécial Kim Hazelwood de Facebook. Kim est une équipe d'infrastructure d'intelligence artificielle Facebook (Facebook AI Infrastructure Foundation) est la personne responsable, le rôle est de Facebook, de la production de l'apprentissage de la machine et la conception d'applications mobile efficace, logiciel évolutif et plate-forme matérielle de l'équipe, tandis que son propriétaire ses recherches portent notamment sur la description de la charge, l'analyse des performances, l'architecture du système informatique et l'extension du système de centre de données.
Le discours de Kim Hazelwood sur le thème " Apprentissage appliquée machine à Facebook Echelle: séparatrice occasion de Hype « (Applications d'apprentissage machine échelle Facebook: l'occasion de voir le boom), décrit le concept derrière la machine d'apprentissage sautées, Facebook Pour vraiment l'application de techniques d'apprentissage machine à faire des efforts et de découvertes connexes, voici l'apprentissage machine et l'intersection de la conception de l'architecture informatique. Certaines des informations vocales dans le domaine des chercheurs d'apprentissage de la machine et les développeurs d'applications sont très éclairantes:
Avec un certain nombre de données pour calculer combien la formation d'un modèle nécessite, combien de temps vous savez essentiellement la réponse, alors comment calculer le montant de l'étape raisonnement a besoin? En fait les modèles d'apprentissage machine Facebook à faire plus de deux cents milliards de fois par le raisonnement de jour, y compris la traduction de cinq milliards de fois, ainsi que l'initiative de faux supprimer des comptes des millions de fois par un système de détection automatique.
Dans l'étude de la théorie de l'apprentissage de la machine elle-même les gens, le flux de travail est divisé en « données - Caractéristiques - formation - Avis - inférence » cinq parties est une chose naturelle. Selon les exigences du système de la machine d'apprentissage des algorithmes point d'application de vue, aux yeux des chercheurs de l'architecture informatique de stockage Apprentissage automatique des données, la connectivité réseau, la puissance de calcul, il a soulevé de nouveaux défis.
Où est le goulot d'étranglement du système lors de l'application à grande échelle du système d'apprentissage de la machine? Nous avons maintenant beaucoup de moyens parallélisation de calcul et de stockage, de sorte que la loi d'Amdahl, est devenu le plus grand réseau de connexion goulot d'étranglement (parallélisation difficile).
D'un point de vue technique, quel genre de recherche sur les moyens d'être efficaces? Ce qui est moins chaud sur l'investissement, et devrait être mis dans la mesure des possibilités (c.-à-goulots d'étranglement), respectivement. Si les facteurs de goulot d'étranglement réseau contribuent au système est de 75%, alors 75% ne devrait pas être mis dans le calcul a été populaire, mais il devrait investir 75% en termes d'éléments du réseau.
Ainsi, Kim a également présenté leurs propres « opportunités équation »: l'approche d'investissement droit exige un certain déséquilibre, d'autres se précipitent pour presser dans le domaine doivent faire attention à aller. De nombreux chercheurs ont afflué dans des domaines tels que la quantification, ne raisonnant accélérateur start-up du matériel, l'apprentissage en profondeur inutile. Le calcul de l'équilibre entre le réseau et le stockage, des outils, des compilateurs, des logiciels, des solutions à la fin de la fin question n'est pas la direction d'investissement à chaud, plus approprié.
Actuellement, le monde a été en cours d'exécution des applications de réseau de neurones plus d'un milliard de combinés. Sur les appareils mobiles fonctionnant localement sur la machine d'apprentissage des algorithmes confidentialité, réactivité locale et l'expérience utilisateur ont une meilleure performance, mais un défi majeur pour les appareils informatiques mobiles est très limitée, l'utilisation de dispositifs de processeur ARM 60% 32 est basé sur l'ancien jeu d'instructions-v7 de bras, tandis que plus de la moitié du dispositif est que plus de quatre noyaux. Le résultat est, le pic de performance de calcul que le dispositif 200 GFlops moins de 20%, supérieure à celle de près de 600 GFlops rares.
La connexion réseau ne peut pas être optimiste, la zone de couverture du réseau 4G est très limitée, sans parler il y a beaucoup 2G ne sont même pas la région. (AI Lei Network Technology Feng Review Note: La Chine est les zones noires devraient tout simplement parce que Facebook les données effectivement pas détaillées selon les données publiées par l'Institut de recherche de l'information de la Chine et des télécommunications, à partir de Juin 2017, la station de base 4G de la Chine a réalisé un total d'environ 3 millions. le nombre total de stations de base 4G à travers le monde, il était seulement environ 5 millions d'euros)
Et si vous voulez développer des modèles d'apprentissage automatique qui fonctionnent sur les appareils mobiles, la fragmentation écologique grave a également apporté de nombreux problèmes: plus de 20 fabricants de puces, plus de 25 types de processeur microarchitecture, plus de 15 types architecture GPU à la fois système d'exploitation ordinaire, trois API graphiques grand public, deux API de calcul ordinaire.
Outre les défis de l'informatique mobile, à grande échelle des applications d'apprentissage machine évolutive doivent également faire face à la journée et la nuit déséquilibre de charge, l'inertie d'achat de matériel et plate-forme logicielle de reprise après incident des problèmes de conception. Dans le dernier discours, Kim que nous ne devons pas oublier les règles de base du développement technique et afin de se concentrer sur les questions vraiment importantes à résoudre.
Prix conférence turation
Alphabet président, John Hennessy, ancien président de l'équipe de l'Université de Stanford et Google TPU, a pris sa retraite UC Berkeley professeur David Patterson Turing discours primé naturellement l'un des moments forts de la réunion. Leur sujet est " Un nouveau âge d'or pour l'architecture informatique: matériel de domaine spécifique / logiciel Co-Design, sécurité renforcée, ouvert Jeux d'instructions, et le développement Chip Agile « (architecture informatique du nouvel âge d'or: matériel spécifique domaine et logiciel co-conception, sécurité renforcée , jeu d'instructions ouvert, ainsi que le développement agile puce) .
points de présentations sont les suivantes:
Depuis les années 1980, Carver Mead et Lynn Conway font la conception de la puce devient des civils, ainsi que le langage de programmation de haut niveau pour remplacer la langue de la machine, l'innovation architecture informatique RISC, superscalaire, cache multi-niveaux, la prévision et la compilation ouvre le développement informatique un âge d'or, la performance de l'ordinateur peut augmenter de près de 60% par an. Pour les années 1990 et 2000, l'architecture informatique innovante, bien que plus tard a commencé à ralentir, mais en augmentant la fréquence du processeur et l'augmentation de la mémoire cache du processeur est toujours en tête l'amélioration continue de la performance informatique. Jusqu'à ces dernières années, mise à l'échelle Dennard et la loi de Moore, la loi a commencé à échouer, lorsque les performances du traitement monocur 2017 seulement amélioré de 3% par rapport à l'année précédente. En plus des difficultés de performance du processeur en dehors, comme Specter attaques de vulnérabilité démontrent également les risques de plomb de temps en cours d'exécution à la divulgation de l'information.
Sur un âge d'or est terminé, mais John Hennessy et David Patterson croit une nouvelle ère d'or est sur le point de commencer. L'âge d'or du thème est considérablement amélioré le coût, la performance, la consommation d'énergie et de sécurité. Le visage de la loi n'a pas mise à l'échelle Dennard et la loi de Moore ne peut pas continuer à fournir des ressources en augmentation exponentielle pour contester ces aspects des architectures de calcul plus difficiles à résoudre que devant le défi. Deux croit que plusieurs des domaines suivants est essentielle pour cette nouvelle ère:
Matériel informatique et logiciels pour le haut niveau, les services linguistiques spécifiques à un domaine co-conception
langages de programmation de haut niveau comme Python et tensorflow sur le terrain comme un langage de programmation dédié en augmentant le niveau d'abstraction et de réutilisation des logiciels qui améliore considérablement la productivité des développeurs d'applications. Une fois que lorsque l'architecture compilateur 1980 C et le compilateur RISC - co-conception micro-architecture apporte une amélioration de la performance triple, une nouvelle ère d'or de nouvelles avancées technologiques apportera probablement nouveau compilateur et de nouvelles zones l'architecture informatique dédiée, même dix fois plus de performance n'est pas un rêve.
sécurité renforcée
Au cours des 40 dernières années, le développement rapide des technologies de l'information, la sécurité de l'information, mais la bataille nous sommes en retraite. Jusqu'à présent, les gens pour les besoins de sécurité l'architecture informatique est limitée à l'exécution de niveau paginée de protection et de soutien pour les machines virtuelles. Il est la définition de l'architecture informatique lui-même d'ignorer le temps d'exécution de l'attaque conduit à l'émergence d'un tel Specture, il peut fuir auraient dû être données protégées en fonction de la durée de fonctionnement. Les concepteurs de l'architecture est temps de redéfinir l'architecture informatique, la sécurité doit être la priorité absolue, la protection des fuites de données ne fonctionne pas dans l'attaque de temps, ou du moins ont considérablement réduit ce risque.
Gratuit, l'architecture ouverte de l'informatique et des implémentations open source
Afin d'améliorer les problèmes mentionnés ci-dessus, l'architecture de jeu d'instructions (ISA) est susceptible d'avoir besoin de faire un changement, et cela est difficile à réaliser pour ISA propriétaire. Afin d'avoir la capacité de faire face à ces défis de taille, John Hennessy et David Patterson veut des cerveaux plus intelligents peuvent participer, pas seulement le travail des ingénieurs titulaires existants ISA. Ainsi, RISC-V un ISA libre et ouvert peut devenir un cadeau aux chercheurs, parce que:
-
De nombreuses organisations peuvent en même temps contribuer à architecture RISC V
-
L'accent mis sur la conception modulaire et l'évolutivité
-
Il est livré avec la pile logicielle complète, y compris les compilateurs, les systèmes d'exploitation et débogueur, ils sont open source, de sorte que ce qui est peut être personnalisé pour modifier
-
En tant que ISA moderne, qui peut être qualifié applications serveur à l'échelle du nuage pour les appareils mobiles et IdO
-
RISC-V d'une fondation pour promouvoir les 100 membres, ce qui garantit sa stabilité à long terme et l'évolution à long terme
N'est pas le même que précédemment, ouvrez l'ISA est maintenant possible parce que beaucoup d'ingénieurs sont maintenant approche intégrée par le système de la propriété intellectuelle (SoC) sur une variété de pièces de conception de produits, tandis que ARM a également été démontré que les droits de propriété intellectuelle autorisation est possible pour ISA.
D'autre part, l'architecture ouverte de l'informatique, mais aussi pour les FPGA et les puces réelles ont apporté la possibilité de conception de processeur open-source, les architectes futurs simplement modifier la conception existante RISC-V et des piles logicielles correspondantes peuvent être . Même FPGA mise en uvre vitesse de fonctionnement du processeur peut être 100MHz, il pourrait bien être suffisant pour exécuter des centaines de milliards d'instructions, de tests ou défenses Déployez pour faire face à l'attaque réelle sur le réseau. Avec la plasticité du FPGA, RISC-V permet des écosystèmes d'explorer de nouvelles fonctionnalités expérimentales à déployer, évaluer, processus itératif pour raccourcir la mise à niveau des dernières années à plusieurs jours. Imaginez la propriété intellectuelle nécessaire pour y parvenir aussi ne sera pas limité par le CPU, GPU, accélérateurs de réseau de neurones, contrôleur mémoire, le contrôleur PCIe si besoin. Avec la fin de la loi de Moore, pour améliorer la stabilité du procédé permet également plus facilement que jamais pour atteindre un objectif. Cette demande fait également les concepteurs de l'architecture matérielle de l'avenir peuvent produire un impact massif, comme les ingénieurs logiciels peuvent participer au système de base de données, le système d'exploitation que le développement de projets open-source et similaires.
puce agile
En mettant l'accent sur l'architecture informatique innovante de la CPU dans le domaine des fins générales de calcul et temps de conception dédié et le coût de traitement informatique hétérogène, la puce aussi besoin d'avoir une grande percée (comme dans les années 1980 comme une percée VLSI). Petite équipe devrait également avoir la capacité d'être une conception ou zone spécifique à l'application particulière puce. Cela nécessite processus de conception de matériel plus efficace, plus comme la conception de logiciels modernes.
Bas / Contrairement à la plus grande société de puce utilise à sens unique à partir du haut du processus de développement en cascade, processus de développement agile afin que les petites équipes peuvent également concevoir et itérative mise à niveau au travail, mais pas une puce prototype complète. Par pure coïncidence, améliorer la réutilisabilité du langage de programmation du logiciel a également été amélioré et intègre désormais la dernière dans le langage de conception de matériel, ce qui rend la conception matérielle et la réutilisation plus facile. mise en page de puce papier sur papier est certainement pas mauvais, mais la puce réelle est construit de telle sorte que chaque membre de l'équipe peut être excité au sujet des choses, mais c'est la seule façon d'une caractéristique importante du temps d'exécution et la vérification de la consommation d'énergie. Il y a une bonnes nouvelles sont que TSMC en utilisant la dernière technologie pour faire 100 petits prix des puces de test ont chuté à seulement $ 30.000, on peut dire que presque toute l'équipe du projet peut se permettre de faire une étape de vérification finale sur une vraie puce , mais peut aussi profiter du succès de leurs idées bien-être travailler sur la plaquette de silicium.
John Hennessy et David Patterson croient de plus en plus difficile à relever le niveau de performance des micro-traitement, les possibilités de spécifiques de langue et de la sécurité des champs de haut niveau, l'architecte de la libération exclusive ISA de la chaîne, et la loi de mise à l'échelle Dennard de loi de Moore et l'échec de réunir un nouvel âge d'or de l'architecture informatique. Ouvrir l'écosystème source, prototype de puce agile développement apportera de réels progrès pour accélérer les applications commerciales. Ils attendent avec impatience un nouvel âge d'or des progrès technologiques sera comme aussi vite que l'ère précédente, mais maintenant le problème est que le coût, la consommation d'énergie, la sécurité, compte tenu de la performance.
ACM - IEEE CS-Mauchly Eckert Prix
Dans l'ISCA liens 2018 de prix, en plus d'un certain nombre de IEEE Fellow nouvellement élu, prix ACM Fellow, ainsi que plusieurs ACM SIGARCH, prix IEEE TCAC, il y a un moment fort, qui est, Eckert-Mauchly Award prix.
ACM - IEEE CS-Eckert Mauchly Award est le domaine de la plupart des prix prestigieux de l'architecture informatique, les lauréats sélectionnés conjointement par l'ACM et l'IEEE, les prix nommés de la naissance de 1947 le premier ordinateur électronique concepteur et fabricant ENIAC John Eckert Presper et John William Mauchly (prix important vu), vise à récompenser les chercheurs pour sa contribution exceptionnelle à l'ordinateur et l'architecture des systèmes numériques.
2018 ACM - lauréat du prix IEEE CS Eckert-Mauchly était professeur d'informatique et de génie, Université de Washington, Susan Eggers, en reconnaissance de sa contribution exceptionnelle aux processeurs multi-thread simultanées et l'architecture multi-processeurs et la cohérence du cache partagé . Susan Eggers est top architectes informatiques du terrain, Est-ce le prix Eckert-Mauchly a été créé il y a 39 ans la première femme vainqueur , Également ingénieur expérience unique. Susan Eggers a reçu un diplôme de maîtrise en économie en 1965, après avoir travaillé pendant 18 ans dans des domaines connexes, a décidé de carrière, changement tourné à l'étude d'ingénierie informatique. En 1983, Susan Eggers dans le département UC Berkeley diplômé en génie électrique et informatique, a obtenu son doctorat en 1989, puis est allé à l'Université de Washington a commencé sa carrière universitaire en tant que professeur assistant, cette fois-ci, elle avait 47 ans.
A partir du protocole fin des années 1980, Susan Eggers fait une réalisation importante dans la cohérence du cache partagé (cohérence) et d'autres problèmes liés à la mémoire à multiprocesseur, elle a commencé la première approche axée sur les données de multiprocesseurs de mémoire partagée expériences ordinateur, ce qui a grandement amélioré la compréhension de l'ensemble du domaine des logiciels et des technologies matérielles cohérence. Elle a également élu ACM Fellow en 2002.
Susan Eggers réalisation la plus célèbre est le multi-threading simultané du développement du processeur (multithread, SMT simultanée) et à la commercialisation du travail avant-garde, il est l'un des processus de développement de l'architecture informatique au cours des trois dernières décennies, le progrès le plus important. Le visage de la simple addition de la logique et l'unité de stockage ne peut pas continuer d'améliorer considérablement l'état des performances du processeur, Susan Eggers et d'autres chercheurs ont suggéré que laisser l'ordinateur a la capacité de calculer de multiples opérations exécutées simultanément plusieurs processus, qui est, pour augmenter la puissance de calcul parallèle, est la meilleure façon d'améliorer les performances. Entre 1995 et 2003, Susan Eggers et ses collègues ont développé et validé la technologie multi-threading simultané, comme une nouvelle façon d'améliorer les performances du processeur. La technologie simultanée multithreading permet à plusieurs séquences indépendantes d'instructions du programme (c.-à-fil) pour les convertir en fils parallèles plus le niveau d'instruction simple, parallèle à une meilleure utilisation des ressources informatiques, pour améliorer les performances. Susan Eggers et ses collègues ont publié un certain nombre d'articles dans le journal emblématique ISCA et introduit de nombreuses grandes découvertes, montrent l'idée derrière la technologie de multithreading simultanée pour améliorer les performances et obtenir une facilité importante de cette technologie.
Lei Feng réseau AI Technology Review pour l'introduction ISCA 2018 ici. intelligence artificielle plus, l'ordinateur, l'apprentissage machine tendances académiques, s'il vous plaît continuer à faire attention à nous.
ISCA 2018 Site officiel: iscaconf.org
Prix turation lecture vidéo de lecture: https: //www.acm.org/hennessy-patterson-turing-lecture
photos de la scène Source IEEE Soft-magazine et l'Université de Tsinghua étudiants de doctorat Feng Bin Tu, voudrais remercier.
