Source: China Fortune Industrial Research Institute
Conditionnement et d'essai est une partie importante de l'industrie des semi-conducteurs. Par rapport à la croissance soutenue du marché mondial, l'emballage des semi-conducteurs de la Chine et le marché des tests avec un taux de croissance annuel composé de 20% loin, ce qui représentait plus de la moitié de la part du marché intérieur OEM professionnel. 2017--2020 Chine continentale plus de 20 nouvelles usines de fabrication seront, en même temps que l'emballage adjacent et l'usine d'essai, une zone centrale de nouvelles capacités dans l'industrie des semi-conducteurs. L'industrie de l'emballage et de test des semi-conducteurs de la Chine sera vers un printemps lumineux.
L'industrie de 100 milliards d'emballages semi-conducteurs de la Chine et de test, en croissance rapide
Selon Gartner, d'ici 2017 les revenus de l'industrie des semi-conducteurs 420,4 milliards de dollars américains, l'emballage IC et le test des recettes de l'industrie de 53,3 milliards $, ce qui représente 13%. les données Yole montrent qu'en plus de l'industrie en 2014 a conduit à la hausse des données a légèrement diminué en 2015, l'emballage mondial IC et test de l'industrie a maintenu une croissance à un chiffre stable en 2018 devrait rester 4,5% sur la croissance de l'année.
Figure 1. Emballage mondial IC et l'essai des prévisions de taille du marché de l'industrie (USD 100 millions)
Source: Yole, Chine Fortune Industrial Research Institute
L'industrie des semi-conducteurs de la Chine est mesurée prise d'étanchéité avec des points d'effort global de développement. Chine Semiconductor Association de l'industrie (AMSC) statistiques, en 2017 l'industrie de la Chine IC ventes totales de 541,1 milliards de yuans, dont l'emballage et de l'industrie d'essai, 188970000000 yuans, soit 35%, soit une augmentation de 20,8%, dépassant de loin les 4,5% de la même période de croissance internationale. 2018 devrait atteindre 225,1 milliards de yuans, soit une augmentation de 19,1%.
Figure 2. Chine emballage IC et l'essai des prévisions de taille du marché de l'industrie (milliards $)
Source: AMSC, Chine Fortune Industrial Research Institute
Conditionnement et d'essai est l'un des aspects essentiels de la chaîne de l'industrie des semi-conducteurs
Le boîtier semi-conducteur Elle se réfère à la puce après que la tranche de la puce obtenue en conformité avec le modèle de produit et les exigences fonctionnelles indépendantes processus d'emballage comprend un transfert de puissance, un transfert de signal, de refroidissement et quatre fonction de protection. test de semi-conducteurs Il est d'assurer la prestation de bonnes puces peut être divisée en deux étapes: d'abord, avant d'entrer dans le test de tranche de paquets, le principal test électrique, deux essais IC final emballés, les principales fonctions de l'essai IC, la dissipation électrique et thermique est normale. les statistiques de Gartner montrent que les secteurs emballage et les essais ont représenté 80% -85% et 15% à 20% de parts de marché.
Figure 3. La fonction principale de l'emballage d'essai
Source: China Fortune Industrial Research Institute
Les principaux procédés comprennent un film d'emballage de semi-conducteur et les tests, le meulage, et ensuite une feuille de décapage, de découpe, test de tranche, la pâte à puce, la cuisson, le collage, la détection, le laminage, le placage, la coupe de la broche, le formage, le test du produit fini. Le paquet de base est comment connecter la puce I / O Interface électrode de la carte PCB à l'ensemble du système, Bond est la clé À savoir, avec un fil au tampon sur la puce aux plots du boîtier du boîtier, le boîtier est relié à des plots sur le circuit imprimé et le conducteur intérieur, à son tour, établir une connexion électrique avec d'autres parties.
4. Les procédures de conditionnement et d'essai FIG
Source: chef d'extension de la recherche de l'industrie, la Chine Fortune Industrial Research Institute
Dans la conception de la puce (la Fabless), plaquette fabrication (Foundry), de l'emballage et de test (Osat) trois liens constituent une chaîne de semi-conducteur, situé en aval de l'ensemble de test.
La figure. 5. La chaîne de l'industrie des semi-conducteurs
Source: China Fortune Industrial Research Institute
IDM et OSAT concurrence modèle d'affaires: IDM (Fabrication d'appareils intégrés, des services intégrés de fabrication intégrés) et OSAT (OSAT: Assemblée Outsourced et essai, l'emballage sous-traité et essais) est actuellement les deux principaux modes de conditionnement industriel des semi-conducteurs et d'essais. société IDM a sa propre marque, le champ d'activité tout au long de la conception, la fabrication à l'emballage et les zones d'essai, et même contient des ventes. entreprises Osat ne sont pas leurs propres marques, à la conception, la fabrication, l'emballage et de test pour fournir aux clients des services de fonderie.
Le début du développement de l'industrie des semi-conducteurs habituellement de production IDM. Les entreprises ont besoin d'investir de grosses sommes d'argent pour construire la ligne de production ce mode, avec des actifs lourds, à haut risque et d'autres défauts. Avec l'apparition des téléphones intelligents et d'autres besoins des changements de la demande finale en aval de l'accélération, IDM des prestations de modèle ont diminué. société de design asset light croissance, IDM capacité de production interne et le débordement de traitement des ordres, promouvoir les entreprises de Osat de développement rapide. Gartner montre que, en 2013, après OSAT modèle à l'échelle de l'industrie plus que le modèle IDM. OSAT + construction du modèle de fonderie évite d'importants investissements en capital, tout en étant en mesure de satisfaire le marché pour la miniaturisation, des fonctionnalités améliorées, des exigences très personnalisées, sera le mode principal du développement futur de l'industrie des semi-conducteurs.
Figure 6.OAST IDM de la part de marché et le changement (pourcentage)
Source: Gartner, Amkor, Chine Fortune Industrial Research Institute
Dans le processus de OSAT au-delà de l'IDM, une partie de la société IDM a été transformé en entreprises de conception fabless, telles que les opérations de fabrication libération de la tranche d'AMD 2012 (après la formation de GlobalFoundry), 2016 années dépouillées partie des emballages IC et des entreprises test (par la vente de la participation de 85% à micro-alimentation riche), a terminé la transition vers les entreprises de conception fabless.
emballages traditionnels et l'évolution du marché de l'emballage de pointe
En tant que mesure de la technologie la plus critique de l'industrie du phoque connexions de collage divisées en 4 , Y compris une liaison par fil, les connexions à billes soudure, une connexion par billes de soudure et d'un silicium via une connexion TSV. Pendant longtemps, le collage fil dominent. D'un point de vue technique, la technologie flip chip (FC) est de remplacer progressivement la liaison par fil. Du point de vue de l'industrie, IC emballage et test de l'industrie subit une transformation d'un ensemble traditionnel (SOT, QFN, BGA, etc.) à l'emballage avancé (FC, FIWLP, FOWLP, TSV, etc.). La technologie d'emballage de pointe à haut rendement, la puce vers plus petit, plus mince sens de l'évolution, du partage des coûts aussi bas, meilleur prix, l'inconvénient est un investissement initial plus important, nous avons besoin à l'échelle pour réduire les coûts.
Selon les données Yole 2017 valeur de la production d'emballage de pointe de plus de 20 milliards $, soit environ 38% de l'industrie mondiale de la comptabilité, à l'horizon 2020, la valeur de la production devrait dépasser 30 milliards $, ce qui représente 44%. Ce qui, la technologie FC de la part de marché de l'emballage avancé de la plus grande 2017 le marché a atteint 18,6 milliards de FC $, ce qui représente 34% du monde, ce qui représente 90% de l'emballage avancé brut et d'essais. En 2017-2022, le taux de croissance composé annuel estimé du 2.5D mondial de l'emballage avancé et 3D, FO, FC et d'autres technologies sur le marché était de 28%, 36% et 10%, beaucoup plus élevé que la croissance moyenne de 4,5% des emballages IC et des acteurs du marché.
Figure 7. global avancé Emballage taille du marché (un milliard de dollars des États-Unis)
Source: Yole, CICC, China Fortune Industrial Research Institute
Selon les données VLSI, 2017 avancée des expéditions d'emballage d'environ 35%, VLSI clients en aval devraient ralentir temporairement la vitesse du transfert de l'emballage avancé, l'emballage traditionnel reste dominante. Pour la plupart des entreprises chinoises de la capacité d'emballage traditionnel, ce qui aidera les entreprises nationales pour améliorer encore la part de marché de l'emballage et de test.
Figure 8. paquet échelle mondiale: l'emballage de pointe et les emballages traditionnels
(Un million plaquette 12 pouces)
Source: VLSI, CICC, China Fortune Industrial Research Institute
Chine avancée Emballage part de marché de la production mondiale est faible, mais en croissance rapide, la proportion augmente. les données Yole montrent qu'en 2017 la valeur de la production d'emballage de pointe de la Chine de 2,9 milliards $, ce qui représente 11,9 pour cent de 2020 mondiale atteindra 4,6 milliards $, soit 14,8% dans le monde entier. Les données montrent que la Chine en 2018 emballage IC et d'essai entreprises accéléré d'augmenter la capacité dans le domaine de l'emballage avancé, le taux de croissance de 16%, deux fois dans le monde. technologie de l'énergie longue dans l'acquisition de Star Division Jinpeng, ses produits d'emballage avancés livraisons mondiales ont représenté 7,8% (2017), au troisième rang, derrière Intel et SPIL.
Figure 9. mondial et la Chine avancée Emballage échelle à l'échelle Advanced Packaging (un milliard de dollars des États-Unis)
Source: Yole, Chine Fortune Industrial Research Institute
Advanced Packaging Packaging mènent l'avenir
La puce semi-conductrice est fortement intégrée à haute densité de broches, de petite taille, la technologie d'emballage des semi-conducteurs axée sur la demande à faible coût. Développement de la technologie de l'emballage des semi-conducteurs peut être divisé en quatre étapes.
10. Le boîtier semi-conducteur de la trajectoire d'évolution de la technologie figure
Source: Yole, Chine Fortune Industrial Research Institute
La première étape (1970): paquet de type en ligne, principalement pour DIP.
La deuxième phase (1970-1990): une surface de montage de la technologie et analogues SOP dérivée, SOJ, PLCC, QFP et PGA quatre art de la technologie d'emballage.
La troisième phase (1990-2000): un réseau de grilles à billes (BGA), boîtier-puce (CSP), flip chip (FC) et d'autres technologies d'emballage avancé a commencé à augmenter.
La quatrième étape (depuis 2000): à partir d'un développement bidimensionnel de l'emballage en trois dimensions du paquet, paquet développé au niveau de la plaquette (WLP) la technologie du procédé, des trous d'interconnexion de silicium (TSV), empilés 3D technologies d'emballage de pointe, produits semi-conducteurs à partir de vue au niveau du système de l'émergence d'un ensemble (SiP) et le nouveau package, les puces d'intégration et de performance pour améliorer encore le développement de la technologie d'emballage.
Next introduit plusieurs technologies d'emballage de pointe et ses applications.
technologie flip-chip FC- moitié de l'industrie de l'emballage avancé en cours
FC comme la technologie d'emballage de pointe d'abord apparu, et par rapport à l'emballage traditionnel a l'avantage de trois points suivants:
(1) d'excellentes propriétés thermiques, l'amélioration de la capacité de dissipation de la chaleur: face arrière de la puce peuvent être refroidis de manière efficace, la faible résistance thermique de fonctionnement de la boucle la plus courte plaque de dissipateur de chaleur.
(2) l'amélioration de la performance électrique: réduire la résistance de contact, augmenter la fréquence jusqu'à 10-40GHz.
(3) la réduction de la taille augmentée: nombre accru d'E / S, l'amélioration de la fiabilité.
FC est une technologie de puce Bump est reliée au substrat, la puce est retournée parce que les bosses et tire son nom directement couplée au substrat, la région active de la puce faisant face au substrat, par une perle de soudure sur la puce a été atteint puces disposées en un réseau l'interconnexion avec le substrat sans liaison par fil.
11. Le flip chip FC organigramme de la Fig.
Source: Wikipedia, Chine Fortune Industrial Research Institute
canal Bump est la seule connexion électrique au PCB FC, le FC est la technologie clé. Bosse de soudure dans la soudure et les non-deux catégories, selon des procédés de production en bosses à souder, des bosses d'or, des bosses polymères. Cognant affectent directement la fiabilité de la faisabilité et les performances de la technologie flip. Soudure des billes (Solderball) est le matériau le plus commun de la bosse, mais selon les différents besoins, l'or, l'argent, le cuivre, le cobalt, et tel que sélectionné. applications d'interconnexion de pas haute densité et fines, les colonnes de cuivre (CuPillar) est un nouveau choix. Une fois connecté, la bille de soudure diffuserons déformation, tandis que les colonnes de cuivre sera bon de garder sa forme originale, et peut donc être utilisé pour le pilier de cuivre emballage plus dense, la technologie de pilier de cuivre est actuellement la plus forte croissance.
Figure 12.Bump bosses de -Solder schématique et deux types de pilier Cu
Source: ASM Pacific Technology, l'Académie chinoise de l'industrie du bonheur
La technologie de production Bump est la technologie de bosse le plus souvent plaqué, y compris les technologies innovantes de soudure au niveau plaquette Bump technologie de transfert de bosse de balle, et la technique d'injection. Dans lequel les billes de soudure de la technologie de bosse d'injection avec une grande efficacité de la production, la vitesse d'éjection jusqu'à 44.000 gouttes / seconde, devrait devenir une norme de l'industrie.
13. soudure au niveau plaquette figure technique de transfert à billes
(Wafer Level soudure transfert Sphère)
Source: PACTech, Chine Fortune Industrial Research Institute
14. La figure technologie d'injection à billes (Solder Sphère lançage)
Source: PACTech, Chine Fortune Industrial Research Institute
Selon les données Yole utilisant les livraisons de circuits intégrés technologie FC maintiendra une croissance stable, il est prévu d'augmenter la capacité de la tranche sera de 9,8% CAGR, 2020 plaquettes de 12 pouces pour atteindre 28 millions. La technologie d'application de terminal FC principalement basé sur une puce de calcul, telles que le processeur de bureau et ordinateurs portables, les applications GPU et chipset.
Figure 15.FC selon les tendances du marché de type bosse (pourcentage / dix mille)
Source: Yole, CICC, China Fortune Industrial Research Institute
paquet niveau Wafer PIWLP, le développement POWLP- vers la miniaturisation, les directions à haut rendement
Procédé de conditionnement de puce classique de la tranche entière est d'abord découpé en petits grains d'emballage alors et les essais, la technologie de l'emballage au niveau de la tranche (WLP) la plaquette entière est ensuite découpée pour donner un produit encapsulé technologie test individuel de la puce finale, exactement le même paquet de taille de la puce après la filière. emballage de niveau Wafer a deux avantages:
(1) la puce I / O répartie sur toute la surface de la puce de circuit intégré de telle sorte que la taille de la puce limite de miniaturisation atteint.
(2) directement sur une pluralité de puces sur les emballages de plaquettes, le test de vieillissement, réduisant ainsi les processus classiques, d'améliorer l'efficacité d'emballage.
Figure 16. paquet plaquette conventionnelle (en haut) et le conditionnement de niveau de tranche (inférieur) Schéma
Source: Semiconductor Engineering, Académie chinoise de l'industrie du bonheur
PIWLP: Etant donné que les broches sont tous positionnés sous la puce, I / O nombre limité, appelé un paquet de taille de la puce sur la tranche ou plaquette paquet de niveau de type WLCSP fan FILWLP. Dans lequel la même taille de paquet et la taille de grain, qui est actuellement utilisée pour la consommation de la puce de comptage bas broches.
Comme signal de circuit intégré E / S pour augmenter le nombre de billes de soudure de la réduction de la taille, les exigences réglementaires de PCB pour la taille du boîtier de circuit intégré et une position de broche de sortie de signal ne sont pas remplies, et donc dérivés de la POWLP.
POWLP: La technologie Fan-Out se réfère à la couche de redistribution (RDL) puce I / O étendu à la périphérie de la bosse, pour satisfaire le nombre d'E / S a augmenté sans rendre la hauteur de la boule de prémisse est trop petite pour affecter le processus de PCB, en plus au lieu d'utiliser le câblage de couche RDL requise pour le substrat conventionnel boîtier de circuit intégré IC, ce qui réduit de manière significative l'épaisseur globale de l'emballage, pour répondre à la demande de l'épaisseur de téléphones intelligents.
Figure 17.Fan-In (a) et Sortance (inférieur) Schéma
Source: IEEE, la Chine Fortune Industrial Research Institute
Figure 18.Fan-out applications technologiques dans le téléphone intelligent
Source: Yole, Chine Fortune Industrial Research Institute
FIWLP et FOWLP buts différents, sont l'avenir des moyens d'emballage grand public. FIWLP principalement à puce analogique et à signal mixte, l'Internet sans fil, des capteurs d'image CMOS soit également partie occupée paquet d'art FIWLP. puce de processeur FOWLP sera utilisé dans un appareil mobile. De plus, la puce de traitement à haute densité dans d'autres FOWLP a aussi un grand marché, comme l'IA, l'apprentissage de la machine, la mise en réseau et d'autres domaines.
TSV emballé leader du paquet -3D IC
TSV réalisé dans toute l'épaisseur de la puce est connectée électriquement à la verticale, plus il ouvre le chemin le plus court entre les surfaces supérieure et inférieure de la puce. TSV paquet ayant une meilleure interconnexion électrique, plus large bande passante, la densité d'interconnexion élevée, faible consommation d'énergie, de plus petite taille, plus léger et ainsi de suite.
de la figure 19.TSV
Source: IEEE, la Chine Fortune Industrial Research Institute
TSV visée TSV, une nouvelle solution technique dans la pile d'interconnexion de puce de circuit intégré 3D: une plaquette de silicium à une gravure ou le mode de perçage au laser (procédé peut être divisé dans le premier alésage, l'alésage, à la suite forer trois types), puis rempli d'un matériau conducteur tel que de cuivre, de silicium polycristallin, le tungstène, et d'autres substances.
Figure scénarios 20.TSV
Source: Yole, Chine Fortune Industrial Research Institute
la technologie TSV a d'abord été appliquée dans le CMOS et MEMS, promu dans le domaine du FPGA, de la mémoire, des capteurs, des dispositifs logiques opto-électroniques et futurs sera également appliquée. l'emballage de puce mémoire 3D et le côté technologie téléphone TSV sera l'endroit le plus largement utilisé. Selon Yole prédit que 2016 ~ 2021, le nombre d'application de tranches de la technologie TSV va croître à 10 pour cent CAGR.
La figure 21.TSV et le chemin de l'évolution technologique 3DIC
Source: Yole, Chine Fortune Industrial Research Institute
paquet SiP - un système en boîtier révolutionnaire
Et les trois premières différentes technologies, produits semi-conducteurs SiP pour atteindre un niveau révolutionnaire de l'emballage. -À-dire un système dans le paquet SiP est différente côté superposé à côte ou boîtier de puce, la puce peut être superposée sur une pluralité de composants électroniques actifs et des composants passifs ayant des fonctions différentes, ou peut être un dispositif optique MEMS, emballés ensemble après être devenu certaine fonction peut être mise en oeuvre paquet standard, ou pour former un système.
Le diagramme de 22.SiP d'un système dans le paquet
Source: AMS, Chine Fortune Industrial Research Institute
Figure 23. La loi de Moore que Moore et
Source: ITRS, Chine Fortune Industrial Research Institute
Ralentir la loi de Moore, l'industrie des semi-conducteurs est une étape ère Ruhoumoer. ITRS a noté SoC et SiP peuvent réaliser des circuits intégrés pour atteindre des performances plus élevées et de manière plus rentable. Le SoC système sur puce est un circuit différent fonctions au sein de produits au niveau de la puce de silicium hautement intégrée. Sip tout en maintenant les avantages des ressources de base et le processus de fabrication des semi-conducteurs, mais peut aussi efficacement briser le processus de puce d'intégration des restrictions, pour surmonter les difficultés de SOC telles que processus compatible, le mélange du signal, le bruit, les interférences électromagnétiques, ce qui réduit la fin de la conception de manière significative et les coûts de production, ainsi que la flexibilité de personnalisation.
Figure SOC et comparative 24.SiP
Source: ITRS, Chine Fortune Industrial Research Institute
Sip emballer un large éventail d'applications, y compris les communications sans fil, l'électronique automobile, l'électronique médicale, l'informatique, l'électronique militaire. Sip applications dans le domaine de terrain plus tôt et le plus largement utilisé des communications sans fil.
À l'heure actuelle, l'emballage téléphones intelligents est le plus grand marché, avec les téléphones intelligents maigrit, de la demande SiP continue d'augmenter. Dans l'exemple iPhone6s, a réduit de manière significative la quantité de PCB, les composants vont faire beaucoup de jetons dans les modules de SIP et à iPhoneX, package SiP utilisant un niveau sans précédent, comprenant un filtre 18, y compris les 30 dernières puces (RF et la puce tactile, etc.). En outre, Apple montre de la première à la dernière emballage SiP a été utilisé.
Sip emballer ensemble de la figure 25.iPhoneX
Source: System Plus, China Fortune Industrial Research Institute
conditionnement industriel et le test mondial IC a oligopole
2017 dix chiffre d'affaires global d'affaires de OSAT était d'environ 28,1 milliards $, soit une augmentation de 15,3%, plus de 50% de l'emballage global IC et les tests revenus de l'industrie, ce qui représente plus de 90% du total des entreprises de Osat de revenus. dix fournisseurs mondial Osat ont représenté 5 Chine Taiwan, la Chine continentale 3, États-Unis 1 et Singapour un. Oligopole évidente, les trois parts de marché de plus de 60%. Ces dernières années, les fusions dans l'industrie des semi-conducteurs et acquisitions se poursuivent, principalement en raison de l'industrie est arrivée à échéance, la concurrence se réchauffe, les fabricants d'élargir l'échelle des fusions et acquisitions ou mise en page stratégique pour l'avenir, la tendance plus est plus évidente, l'emballage et l'industrie test ne fait pas exception.
Figure 26. Mondial 2017 entreprises classées OSAT
Source: rapports annuels des sociétés, la Chine Fortune Industrial Research Institute
Figure 27. mondial 2017 entreprises OSAT part de marché
Source: rapports annuels des sociétés, la Chine Fortune Industrial Research Institute
Figure 28. Global M & Une situation OSAT
Source: Société, Chine Fortune Industrial Research Institute
Chine IC emballage et les essais Huissier de l'industrie au printemps
Chine IC emballage et les essais vitesse de développement des entreprises dépassant largement les normes internationales
2017, la Chine OSAT les trois entreprises (longue technologie de l'énergie, Huatian technologie, à travers des micro-électriques riches) chiffre d'affaires de 37,3 milliards de yuans, soit une augmentation de 27,7%, ce qui représente pour l'emballage Chine IC et tester la valeur de la production industrielle de 19,7%. la croissance des revenus des entreprises d'emballage domestique a été plus rapide que le niveau mondial, grâce à l'expansion des capacités d'emballage traditionnel et certains mettent à l'utilisation des capacités de production d'emballage de pointe, avec un bon potentiel de développement.
2017, l'industrie des semi-conducteurs en Chine continentale dans la conception, la fabrication et la part de marché des aspects emballage mondial IC et les essais de 9%, 7% et 22%, respectivement, de manière significative et d'emballage d'essai avantage comparatif de l'industrie. société de conception de circuits intégrés bien connu MediaTek Chine Taiwan, Novatek, Realtek et d'autres commandes d'emballage et de test ont progressivement changé les pairs du continent.
IC emballage et les possibilités de développement de l'industrie des tests en Chine
En 2010, la Chine IC emballage et entreprises test est inférieur à 70, dont moins de 20 entreprises locales. 2017 emballage Chine IC et tester plus de 100 entreprises, principalement situées dans le delta du Yangtsé (55%), quatre Pearl River Delta région, la mer de Bohai et à l'ouest. Parmi eux, les entreprises d'emballage de pointe pour s'impliquer dans une douzaine, dont environ la moitié des entreprises locales. Le leader mondial de IDM et fabless presque tous mis en place au nombre de beaucoup plus que d'autres pays et régions usines en Chine continentale, 2017--2020 ans Plus de 20, la nouvelle usine devrait coopérer avec exceptionnelle emballage intérieur et société d'essai, qui a scellé le semi-conducteur chinois développement de l'industrie et d'essai au printemps brise la première unité.
D'un point de vue technique la mise à jour, conformément à la loi de Moore, l'industrie de fabrication des semi-conducteurs continuent de croître, de continuer à investir dans de nouvelles lignes de production, l'expansion des capacités et des mises à jour technologiques. De la figure peut être vu suivre la loi de Moore, la fabrication wafer a connu près de 20 mises à jour de la technologie et de la technologie d'emballage dans son ensemble sur cette même période ne changera plusieurs générations de la technologie. Chine emballage IC et tester les entreprises dans la dernière génération de changements technologiques, des fusions et acquisitions pour atteindre un rythme rapide avec les plus grandes entreprises internationales. Par rapport aux deux générations derrière l'industrie de fabrication de plaquettes, joint mesurée est sans aucun doute le plus de liens de l'industrie compétitives au niveau international. La technologie électrique longue avec les plus grandes entreprises Huatian La technologie a la plus fine pointe de la technologie dans le monde de l'emballage de pointe. Ces dernières années, l'industrie d'emballage et le test chinois IC, le nombre de demandes de brevets montrant une croissance explosive. Ce sont sans aucun doute la source du développement de printemps de la Chine IC emballage et de l'industrie de test.
Figure 29. Comparaison semi-conducteur noeud fabrication et de conditionnement et de test de semi-conducteurs
Source: SIA, Chine Fortune Industrial Research Institute
Figure 30. Comparaison de la technologie d'emballage de pointe les trois entreprises chinoises
Source: Société, Chine Fortune Industrial Research Institute
Figure 31. Semiconductor emballage et les essais demande de brevet pour les principaux pays / régions et tendances de l'application du monde
Source: incopat, Chine Fortune Industrial Research Institute
À la fin de 2017, les fonds de l'industrie des circuits intégrés nationaux un investissement total de près de 10 milliards de yuans industrie du phoque mesurée, les trois entreprises nationales d'investissement ont représenté 70% de l'investissement total, longue technologie de l'énergie, Huatian technologie, par micro-puissance riche appartient à un grand fonds les projets d'investissement des grandes entreprises stratégiques. Il est entendu que deux grands fonds d'investissement de la « couverture de surface » à « point de rupture », qui concentrerons davantage sur une percée technologique de gamme de la tête d'entreprise positive. En plus des investissements industriels, en Septembre 2017, les dépenses de R & D avant impôts a augmenté la proportion de déduction supplémentaire pour la R & D en termes de la proportion d'une plus grande proportion de l'industrie des semi-conducteurs, mais aussi pour favoriser le développement du printemps.
Forgeron besoin de son propre matériel, nous continuons d'accroître la recherche et le développement de la technologie d'emballage de pointe
Changjiang Technologie de l'électronique, Huatian technologie, grâce à de riches micro-puissance trois entreprises, en plus de l'expansion des parts de marché augmenter la capacité de production à l'extérieur, plus important encore, pour améliorer les capacités et l'emballage de test avancées grâce à des acquisitions. De la marge brute et le point de la marge bénéficiaire nette de vue, les trois sociétés sont à un niveau bas, mais continuent d'améliorer le contrôle des coûts d'exploitation et les frais de gestion. Du point de vue R & D, les entreprises chinoises ont des taux plus élevés, mais moins du total, trois des dépenses de R & D totale de l'entreprise est inférieure à la dépense R & D de la société ASE dans l'accumulation de la technologie d'emballage de pointe, les entreprises nationales doivent continuer à se briser.
Cette année, les fusions-capitaux nationaux et acquisitions tendance a ralenti, la Chine IC emballage et de l'industrie d'essai, l'accent devrait être déplacé vers le développement des technologies d'emballage et de test de pointe, accroître les investissements dans la recherche et active grâce à l'authentification du client présenter sa force technique au marché afin de rester compétitif. En outre, les entreprises de la Chine Osat doivent changer activement le mode de développement. Chine L'investissement de R & D est principalement R & D interne, la capacité de travailler avec les clients pour développer faible. Avenir, OSAT les entreprises chinoises devraient développer activement et clients en amont, forment la production initiale plus rentable et un meilleur pouvoir de négociation, ce qui permettrait aussi de conserver un avantage de profit durable.
références:
Les progrès 1.Recent et nouvelles tendances en flip Chip Technology, John H. Lau, Journal of Electronic Packaging, Transactions de l'ASME, Vol.138,2016
2.Wafer Niveau d'emballage (WLP): Fan-in, Fan-out et de l'intégration en trois dimensions, Xuejun Fan, Xplore IEEE 2010
