bus PCIe - - -

bus PCIe peut être faite au nom de l'ère du bus parallèle traditionnel au développement de bus série à grande vitesse. En fait, non seulement le bus PCI au bus PCIe, un bus série haute vitesse est un bus parallèle au lieu de la tendance traditionnelle grande. Comme ATA SATA, SCSI USB, etc ......

Cependant, pour la compatibilité avec les dispositifs antérieurs de bus PCI, mais PCIe est un bus série, le bus PCI n'est plus compatible avec la couche physique, mais il est compatible avec la couche logicielle au-dessus du bus PCI.

Et comme de nombreux bus série, la transmission en duplex intégral en utilisant la conception PCIe, ce qui permet en même temps, envoyer et recevoir des données simultanément. Comme cela est représenté ci-dessous, entre le dispositif A et un dispositif B sont reliés par une liaison bidirectionnelle, Link soutenir mutuellement 1-32 canaux (voies). Parce qu'il est un bus série, de sorte que toutes les données (y compris les informations de configuration, etc.) sont en unités de transmission de paquets.

Comme avec la plupart de la liaison à haute vitesse, la transmission et la réception PCIe en utilisant une paire différentielle, pour améliorer les performances de bus. Des exemples d'une PCIe Lane ci-dessous:

En plus de bus différentiel, introduit également l'horloge PCIe intégré dans l'art (horloge intégrée), à savoir, l'extrémité de transmission à l'extrémité de réception ne renvoie pas d'horloge, mais le récepteur peut récupérer une horloge à partir des données Lane par 8b / 10b encodage. Un modèle simple du circuit de récupération d'horloge comme indiqué ci-dessous:

Remarque: PCie Gen3 et versions ultérieures utilisant le codage 128b / 130b de.

PCIe Un autre grand avantage par rapport au bus PCI est Performance Scalable de celui-ci, à savoir, la bande passante peut être ajustée périphérique PCIe en fonction des besoins de l'application. La grande largeur de bande nécessaire, en utilisant la pluralité Lane (tels que les graphiques), en particulier si la bande passante élevée n'est pas nécessaire, n'a besoin que d'une voie sur elle (par exemple, carte réseau, etc.).

bus PCI-X et similaires en raison de la vitesse de transmission très élevée, le bus PCIe est un pair de connexions homologues, plutôt que comme un bus PCI partagé. Cependant système de bus PCIe peut être connecté par une pluralité de dispositifs PCIe commutateur, il peut être connecté à un PCI conventionnel et des dispositifs PCI-X pont PCIe. Une topologie simple, figure système de bus PCIe comme suit:

Remarque: Arrivez ici contient en fait plusieurs concepts similaires à pont de bus PCI.

. Figure Racine complexe souvent appelée RC ou Racine. Dans le Spec PCIe, et pas particulièrement la définition détaillée de la racine complexe, d'un point de vue pratique, la racine complexe peut être comprise comme un moyen de communiquer avec le système de bus PCIe CPU. Système Endpoint à la fin de la topologie de bus PCIe, généralement utilisés comme les opérations du bus d'initiateur (Initiator, similaire au maître de bus PCI) ou de terminaison (finissants, similaire à l'esclave de bus PCI). De toute évidence, Endpoint ne peut accepter que des paquets de données de topologie de la topologie des supérieurs plus ou si vous voulez envoyer des paquets.

Le soi-disant Lagacy PCIe Endpoint fait référence à ces appareils conçus à l'origine pour l'équipement prêt interface de bus PCI-X, mais il a été remplacé par l'interface PCIe. Le natif PCIe Endpoint est les périphériques standard PCIe. Dans laquelle Lagacy PCIe Endpoint utiliser certains natif PCIe Endpoint les opérations interdites, telles que IO espace verrouillé demande et similaires. Natif PCIe Endpoint Tous fonctionne par la carte mémoire, par conséquent, natif PCIe Endpoint a également évoqué la mémoire mappée Devices (MMIO Devices).