KK recherche récemment au « hors de contrôle », KK voit juste en ligne avec le développement actuel FPGA ------ conception décentralisée . L'article a poursuivi en disant quelque chose sur le centre de la conception.
Supposons un projet:
A, a un périphériques: 4 connectés respectivement à l'extérieur du MCU SPI, I2C 4 sont respectivement connectés aux bus externes, respectivement, puis l'UART 4 4 PC, 1-way port réseau (uniquement UDP), une voie Qflash, 2 ème LED, 2 contrôle numérique.
D'autre part, les exigences de conception: une seule, deux deux sont tous les périphériques, comme tout SPI, les données peuvent être poussé à une UART, I2C là des données reçues de toutes les interfaces numériques arbitraires peuvent contrôler.
idées de conception possibles
Accrocher un noyau en U, divers périphériques, des interfaces de bus standard sont réalisées IP du port de bave, ainsi que le contrôle d'interruption, la commande d'ordonnancement de ces IP unifié par la CPU, qui est maintenant la méthode de conception FPGA SoC, ARM est également d'une manière intégrée.
le contrôle de la logique pure, la machine d'état contrôle différents périphériques différents tel mode de mise en uvre dans ce projet assez difficile.
(Relisez un post de blog mentionné FPGA implémentation TCP, a souligné plus de deux façons, une unité centrale de traitement intégré, avec U pour exécuter la pile de protocoles, l'autre est une grande écriture machine d'état)
Mo a dit le professeur avec Noc (réseau sur puce), je l'utilise vraiment cette méthode.
Il suffit de faire personnellement pas comme le mot noc, parce que le réseau va rendre les gens dévient préoccupations, en fait, tout au long de l'ensemble du Code, filet est caché, aucun module pour représenter net, il n'y a pas de protocole réseau uniforme, les périphériques, les périphériques décident protocole l'importance du filet de conception sera étalé, de plus je ne aime pas une telle spécialité étroite est appelée, préfère la fantaisie, il y a l'imagination de mot, « hors de contrôle » à l'intérieur d'un mot à haute fréquence « écosystème » EoC, la relation entre les différents modules comme un écosystème auto-cohérent.
carte SOC
carte EoC Noc
En fait, le bus est pas une entité générale (interconnexion), est composé d'une pluralité d'interconnexion libérée, bien sûr, être également conçu comme une seule entité, mais plus de mal que de bien. Par conséquent, les chiffres suivants aiment
-------------------------------------------------- -------------------------------------------------- -------------------------------------
Comparaison des caractéristiques
1 , Le dispositif d'accès SOC est limité en limite fortement le nombre d'interruptions, une unité centrale de traitement liée à des milliers Slaver, il y a des milliers d'interruption (une interruption n'a pas tous, LED non, interruption ou plus), il est très effrayant, bien sûr, ne voit pas qui pendent maintenant SOC tant. EoC NoC pas cette limitation, un certain nombre de périphériques peuvent être connectés.
2, le dispositif périphérique peut être considéré comme des ressources, les ressources CPU effectivement, SOC apparaissent la consommation excessive des ressources, parce que tous les périphériques d'interaction se superposeront sur cette ressource CPU de valeur, il se traduira également par de plus en plus élevée du processeur de performance ( ce dont nous avons besoin si haut), EOC CNP apparaît également la consommation excessive des ressources, mais ne semble pas, SPI aura une incidence sur la situation d'occupation excessive de I2C.
3, interfaces SOC et protocoles sont plus relativement simple à la CPU est le maître et le reste sont négrier, l'accord est une seule CPU est spécifiée (le nombre de bits d'adresse, combien de ces données). EOC dispositif CNP peut être l'une quelconque de l'interface, il peut y avoir deux types de protocole est un protocole de chaque dispositif peut être différent, le protocole de bus pour commander la LED et le protocole de bus SPI peuvent ne pas être identiques.
4, la répartition de l'indépendance, les aspects SOC si UART veulent contrôler la LED, doit être remplie lorsque le CPU est pas Ethernet de retraitement, EOC CNP pas de telles restrictions, que l'équipement requis est le chevauchement. Il peut être fait tout l'équipement fonctionnant à pleine capacité, SOC a été Ehernet si le traitement de données à grande échelle, vous ne pouvez pas avoir le temps de traiter avec SPI, l'équipement restant sera inactif dans un état passif.
5, difficulté de conception, EOC CNP que maître de routage réseau, équipement, conception d'interface négrier, SOC parce qu'il Bus et IP est déjà en place, la conception de base dans un environnement C.
6, la différence de bus, EOC CNP est BUS léger, il n'y aura pas d'interruption de priorité, parce qu'il n'y a pas de dispositif maître capable de manipuler la priorité (non requis), SOC BUS essentiellement entièrement fonctionnel.
