0 introduction
Latch-up dans le test de niveau de la puce, en plus des broches d'entrée et de puissance de sortie et de masse sont requis par un certain degré de test de courant négatif, alors la puce sera de courant négatif. En outre, parce qu'il ya beaucoup de puce de diode parasite, transistors, courant négatif provoque le coup sur les effets de fuite puits N en raison de la chaleur, ce qui conduit à la dérive de certains indicateurs de circuit, et même conduire à de graves dommages à la puce ou le redémarrage.
Avec le développement de la technologie électronique, l'intégration des circuits électroniques de plus en plus, en raison de tensions transitoires et transitoires de courant dans le cas d'une défaillance du dispositif semi-conducteur plus commun. La tension transitoire provoque un fort champ électrique appliqué sur le film d'oxyde dans la structure du dispositif, ce qui entraîne la rupture diélectrique du film d'oxyde en raison de dommages, le courant transitoire provoque un fil métallique très fin ou un des dispositifs de taille très petite en raison d'un grand dommages actuels. Le soi-disant latch-up, à savoir de verrouillage, se réfère au courant transitoire est verrouillée, même amplifié, ce qui provoque un court-circuit entre le dispositif d'alimentation et la masse, ce qui provoque des dégâts à l'appareil et le grand courant .
, Est latch-up donc un problème potentiellement grave affectant la fiabilité du dispositif de puce de circuit intégré, évaluer objectivement et avec précision sa résistance à verrouillage à est une partie importante des puces et des dispositifs d'assurance qualité. normes d'essai couramment utilisés dans l'industrie d'aujourd'hui est l'EIA / JEDEC 78 . les éléments de test comprennent deux aspects, le test de surtension d'alimentation électrique (la tension de claquage du dispositif, soit 1,5 fois la tension de fonctionnement maximale) et l'entrée négative de l'axe de sortie de test de courant (± 100 mA).
En outre, en général, chaque broche circuit de protection ESD est conçu pour éviter tout dommage électrostatique à la puce, CMOS, ou des procédés de BCD dans ESD, des diodes connectées de la manière habituellement dans D1 sur la figure. 1. Lorsque la broche de test pour le courant de courant négatif, négatif est libéré principalement par les diodes ESD. Dans des circonstances normales, aussi longtemps que la taille de la diode ESD est assez grand, il n'aura aucun problème, mais souvent négligé est l'influence négative du courant de fuite du courant parasite est induite par une puce de transistor bipolaire causé.
Deuxième transistor parasite de l'ondulation de courant négatif
Dans BCD ou d'un procédé CMOS, il existe de nombreux types d'implantation ionique de type N, telles que P-MOSFET du puits N, le collecteur du transistor NPN est un type N, etc., car ils sont généralement connectés à une tension relativement élevée pour empêcher de verrouillage (Latch up), il a été appelé la chaleur N puits. diode ESD a été mentionné précédemment en liaison avec la jonction PN, le transistor NPN parasite va former la structure représentée sur. la figure 2, dans lequel l'électrode de base (base) du substrat Psub (Les diodes ESD du terminal P), un émetteur (émetteur) est un tube pied (N-terminal diode ESD), une chaleur de puits N collecteur (collecteur) .
Dans des circonstances normales, si une tension négative sur la broche ne semble pas, seule tension positive, Vbe est négative, ce transistor parasite sera dans l'état OFF, ont un impact sur la puce de circuit ne sera pas. Cependant, une fois la tension négative, tel que décrit précédemment, va devenir Vbe d'une valeur positive, il y aura un courant de base négatif circule de l'émetteur, le transistor parasite sera dans un état agrandi, ce qui entraîne un courant de fuite iront à un émetteur de collecteur poteau.
Bien sûr, ce transistor en raison de la résistance du substrat parasite, etc. grossissement n'est pas grande, mais pour une faible puissance de conception du circuit, de sorte qu'un courant de fuite est fatale, allant de causer indice dérive des paramètres de circuit, provoqué lourd répété hors tension même puce brûlé.
Effet du tampon 3 de tension analogique de courant négatif
tampon de tension analogique est une conception de circuit analogique, une configuration de circuit commun peut être très facilement la valeur de tension convertie et améliorer la capacité d'entraînement. Décrit dans. La figure 3, une structure de tampon de tension analogique commun, module « AMP » est un premier étage d'amplification (peut être un OTA type symétrique, peuvent être un étage d'entrée différentielle ordinaire), PM1 second étage étage amplificateur de source de courant , « Miller Cap » est utilisé pour la compensation de Miller pour assurer la stabilité de la boucle, la tension de sortie peut être calculée par la formule (1):
Cependant, la formule (1) est établie à la condition que le courant de fuite généré par le transistor NPN parasite « Ilkg » dans le courant de polarisation « amp » du module d'étage de sortie, la proportion de très, très petite, une fois le territoire tampon analogique tension les broches de courant négatif la distance trop proche ou un grossissement du processus de transistor parasite lui-même est relativement grande, le courant de fuite devient importante, ce qui provoque la source de PM1 (Vgs) de tension de polarisation de grille augmente tandis que la sortie tension augmente.
Il peut y avoir controverse est, pourquoi un courant de fuite de la sortie de « Ampère » hors de celui-ci? Hot-N est bien comment le produire? En effet, ce courant de fuite est généralement un « Miller Cap » causé de mise en oeuvre générale du condensateur de compensation Miller de la présente demande, il y a deux, l'un est un type actif, comprenant un type de P-MOSFET commun et d'isolement ( isolé) N du type MOSFET, l'autre est le condensateur de type passif, dont la grille (poly) et le condensateur de métal (métaux).
condensateur de compensation passif Miller assurer qu'aucun courant de fuite est généré, que ce soit parce que la grille métallique ou ne peut pas fournir une telle énergie. type actif est problématique condensateur de compensation Miller, étant donné qu'une plus grande capacité par unité de surface peut être obtenue, de telle sorte qu'un condensateur de compensation de type Miller actif à employer, mais plus les concepteurs. Pour le transistor MOSFET de type P normal (N plus d'un type de puits P formé par implantation d'ions de canal P), qui est inhérente à la structure du puits N est un puits N chaleur; Pour isolé (isolé) du transistor MOSFET de type N, on entend plus facilement que la source (source) et de drain borne (drain) N chaleur est un piège naturel.
4 Effet du régulateur linéaire de courant négatif
régulateur linéaire (LDO) est un circuit analogique couramment utilisé pour la haute tension d'entrée est convertie en une énergie à basse tension à courant continu approprié de prévoir un circuit de noyau stable. Pendant ce temps, la capacité de réjection du bruit d'alimentation bon fournit également un environnement de travail de bruit plus faible pour les circuits de base. La figure 4 représente une structure de régulateur linéaire classique, module « AMP » est un premier étage bas étage amplificateur de pression, un deuxième étage du dispositif à haute tension PM1 étage amplificateur à source commune, un dispositif à haute tension NM1 haute et basse du circuit de verrouillage de tension destiné à effectuer l'isolement. Cette structure est généralement pas utilisé compensation Miller, mais d'utiliser la sortie de grande capacité (pôle de sortie en tant que pôle principal) pour assurer la stabilité de la boucle , la tension de sortie peut être calculée par la formule (2):
Une fois que le courant de fuite par le transistor NPN parasite représenté sur la fig. 4 « Ilkg » dépasse le « AMP » courant de polarisation d'étage de sortie de module, la chute de tension supplémentaire se forme directement sur R3, entraînant la polarisation grille-source PM1 contre-tension (Vgs) est augmentée et la tension de sortie du régulateur linéaire est augmentée et peut même causer des dommages irréparables à la surtension.
Des moyens de protection de cinq paires de courant négatif
Pour comprendre les causes de courant négatif à la puce de circuit interne Test latch-up de l'impact, nous pouvons prendre des mesures de protection de manière ciblée.
(1) prendre l'isolement de la structure de protection ESD, éliminer la possibilité d'un courant circulant à travers le substrat de Psub négatif de fond.
(2) le circuit de détection dans un agencement, tel que le tampon de tension analogique et le régulateur linéaire, le plus loin de la broche ESD, l'impédance du substrat pour augmenter et diminuer le grossissement du transistor parasite.
(3) de maximiser l'espacement entre le circuit principal et le dispositif d'ESD dans la mise en page, ajouter suffisamment de bague d'isolation suffisante.
(4) optimiser le circuit de détection de courant de polarisation, à savoir un résultat courant négatif dans la réduction de la proportion occupée par le courant de fuite dans le courant de polarisation.
(5) en utilisant une partie du courant de fuite est insensible à la configuration de circuit, ou utiliser la chaleur sans utilisation d'un dispositif de puits N ayant une configuration de circuit, tel que le condensateur de compensation Miller passive.
6 Conclusion
test de courant négatif latch-up est un test reconnu doit être rempli dans l'industrie, largement admis que la diode ESD de taille suffisante, il n'y a pas de conception de circuits de problème, mais le courant négatif à travers le transistor bipolaire parasite due à la fuite des copeaux l'impact causé par le courant est souvent négligé. Dans cet article, un tampon analogique de tension et de régulateurs linéaires, par exemple l'influence du courant négatif peut entraîner la puce, a présenté une série de mesures de protection qui peuvent être prises à l'intérieur de la puce, les concepteurs de circuits espèrent apporter une aide.
références
Standard des effets et méthodes d'essai Tsai Village, Lee Kun. Verrouillage IC Technologie de l'information et normalisation, 2017 (Z1).
H W TSAI, KER M D.Active anneau de garde pour améliorer l'immunité latch-up .IEEE Transactions sur Electron Devices, 2016,61 (12): 4145-4152.
Advani J G.Effects de réaction de courant .Iete Journal de la recherche, 2015,9 (3): 216-228.
S S CHONG, CHAN P K.Procédé Sous-1 V régulateur LDO sortie sans condensateur amélioré transitoire avec le transistor de puissance composite push-pull .IEEE Transactions sur très grande échelle d'intégration des systèmes, 2014,22 (11): 2297-2306.
WANG J P, JIANG J G, ZHOU X F.Less occupé et ultra-faible conception LDO bruit Circuits intégrés et .Convertisseur analogique de traitement des signaux, 2014,81 (2): 453-459.
Informations sur l'auteur:
Sun Junyue
(Lok grille Dai circuit intégré (Tianjin) Co., Ltd, Tianjin 300457)
