Quand un réseau de portes programmables (FPGA) la conception, le séquençage de puissance est un aspect important à considérer. En règle générale, les fournisseurs FPGA prédéterminée exigences de séquençage d'alimentation, étant donné que le nombre de rails d'alimentation nécessite un FPGA varie de 3 à 10 ou plus.
En suivant la séquence de puissance recommandée, il peut être évité lors du démarrage en tirer trop de courant, ce qui, à son tour de dommages empêche l'appareil. Un système d'alimentation pour le tri peut être réalisé de plusieurs façons. Sera décrit dans les solutions en détail dans le présent mémoire triés en fonction de la complexité de la puissance requise par le système pour atteindre.
solutions de séquençage puissance décrits ici sont:
1. broche de pgood en cascade pour permettre à la broche;
2. A l'aide d'une réinitialisation IC pour mettre en oeuvre le tri;
3. puissance analogique marche / arrêt séquenceur;
4. Un système numérique ayant un moniteur de santé l'interface.
Méthode A: axe de pgood en cascade à la broche de validation
Une façon rentable de base pour obtenir une sorte de l'alimentation est bonne broche PG) en cascade à la prochaine mise sous tension successive des broches de validation (EN).
Lorsque l'alimentation est mise sous tension initiale au second seuil est satisfaite PG (généralement puissance atteint sa valeur finale de 90%). L'avantage de cette méthode est peu coûteuse, mais ne peut pas contrôler facilement le moment. Un condensateur supplémentaire à la broche EN sera introduit entre les étages de circuit à retard de synchronisation. Cependant, cette méthode ne permet pas lors de changements de température répétées et cycle de puissance. De plus, cette méthode ne prend pas en charge le séquençage en bas de puissance.
Deuxième méthode: l'utilisation d'un circuit intégré remise à zéro pour mettre en oeuvre le tri
option simple pour une autre séquence de la mise sous tension peut être considéré est d'utiliser le circuit intégré remise à zéro avec un temps de retard. Lors de l'utilisation de cette option, la valeur de seuil réinitialisée strict IC pour surveiller le rail d'alimentation. Une fois que le rail d'alimentation est à moins de 3% de sa valeur finale (ou plus petit), la remise à zéro IC entrera la période d'attente est définie par la solution, puis effectuer une opération suivante de rails d'alimentation. La période d'attente peut être utilisée pour réinitialiser la programmation EEPROM IC? Peut également être réglé à l'aide d'un condensateur externe. La figure 2 illustre un multi-canal typique de réinitialisation IC. L'avantage d'utiliser une séquence de réinitialisation de mise sous tension IC pour mettre en oeuvre la solution est l'état surveillé.
Suivant doit ensuite libérer le rail d'alimentation après avoir confirmé le rail d'alimentation sont dans la plage de tension, sans la nécessité de fournir une goupille de pgood sur le convertisseur de puissance. Inconvénient de l'utilisation de la solution de séquencement d'alimentation de réinitialisation IC qu'il n'y a pas de séquences de mise hors tension du mode de réalisation.
Troisième méthode: puissance analogique marche / arrêt Sequencer
La mise en uvre de séquençage la mise sous tension sera plus facile à mettre en uvre que la séquence de mise sous tension vers le bas. Pour atteindre et de la puissance de séquençage vers le bas, il a introduit une simple simulation par rapport au séquenceur d'inversion (séquence 1) et la puissance hybride (SEQ 2) vers le bas des séquences de la séquence.
Le pouvoir, toutes les marques restent à un niveau bas à un niveau élevé jusqu'à EN est tiré vers le haut. Après avoir affirmé dans la norme EN, chaque étiquette dans une minuterie interne après la minuterie est modifiée de manière séquentielle à drain ouvert (nécessaire résistance de pull-up). L'identité de séquence avec la séquence de mise hors tension, mais l'ordre inverse.
Le séquenceur peut être mis en cascade ensemble pour soutenir le rail d'alimentation multiple, et fournit un temps de retard entre le signal de validation fixe et réglable. La Fig.? 4 ?, les deux ensemble pour réaliser en cascade de tri 6 rails d'alimentation ordonnées. Le pouvoir, porte pour faire en sorte que le second type reçoit un signal à sa EN et? C? Est pas déclenché jusqu'à ce que le rail d'alimentation est déclenchée.
Lorsqu'il est éteint, porte pour assurer que le second trieur soumis FR chute, quelle que soit la sortie C. La porte OU veiller à ce que le premier séquenceur est déclenché par le front montant du FR. Lorsqu'il est éteint, la première porte OU pour veiller à ce que le séquenceur ne peut pas résister à un front descendant de la norme EN, D jusqu'à ce que la chute rail d'alimentation jusqu'à présent. Cela garantit que la mise sous tension et les séquences de mise sous tension vers le bas, mais ne fournit pas une séquence surveillée.
5, en ajoutant simplement un peu entre la porte ET et la sortie FlagX? Le PG? Pin, le tri peut être ajouté au circuit de la figure 4 surveillée. Dans ce mode de réalisation, PS2 est activée uniquement lorsque PS1 dépasse 90% de sa valeur finale. Cette méthode peut fournir un faible coût, en commandant des solutions de surveillance.
Méthode quatre: un système interface numérique PMBus moniteur de santé ??
Si le système a besoin d'une flexibilité maximale, il est compatible avec PMBus / standard I2C moniteurs de santé du système numérique (tels que: UCD90120A) est une bonne solution. En permettant au concepteur de configurer la montée en puissance / temps de descente, marche / arrêt de retard, la corrélation série, même y compris la tension et la surveillance du courant, ces solutions offrent un maximum de contrôle toutes les exigences de commande.
moniteurs de santé du système numérique avec une interface utilisateur graphique (GUI), qui peut être utilisé pour régler la tension et hors tension le séquençage et d'autres paramètres du système (Fig. 6). En outre, certains systèmes numériques ont également des moniteurs de santé de pointe et l'enregistrement des erreurs non volatile, à l'aide dans le cas d'événement d'analyse de soustension défaillance du système complet.
FPGA exigences et d'autres exemples commande tels que Xilinx ou Altera FPGA fournisseur fournit la séquence sur le pouvoir de recommandation ou exigence dans ses manuels de produits, les manuels de produits qui peuvent être facilement disponibles en ligne. Entre les différents fournisseurs, la commande entre les différentes familles de FPGA avec les exigences des fournisseurs sont différents.
En outre, dans les listes aussi de modes d'emploi exigences de synchronisation pour une puissance accrue et hors rampes d'accès. séquence descendante puissance recommandée est généralement sur la séquence de mise sous tension dans l'ordre inverse. La figure 7 montre un exemple de la séquence de mise sous tension.
conclusion
Vous pouvez utiliser une variété de solutions de séquençage de puissance pour répondre? FPGA? Exigences spécifiées fournisseurs. En plus de la mise sous tension et le séquençage de coupure d'alimentation en dehors des exigences du système, il peut également inclure la surveillance de la puissance, mais la solution d'alimentation optimale pour? FPGA? Dépendra des paramètres de complexité et de la taille du système.
