AMD a publié la deuxième génération de Xiao Long processeur de serveur EPYC dans le temps hispano-américaine 8, le noyau de processeur 7 TSMC production nanomètre de processus, et à travers une petite puce (chiplets) Technologie de module de programme de système 14nm puce I / O groupe co-emballé dans la même puce, supporte jusqu'à 64 noyaux, et est d'abord PCIe Gen 4 plate-forme de serveur de transfert de bus à grande vitesse de l'industrie. Dans le même temps, Google et Twitter a décidé d'utiliser des processeurs Advanced Micro Devices dans la deuxième génération EPYC nouveau centre de données de nuages.
AMD a officiellement lancé le processeur de serveur le nom de code de deuxième génération Rome EPYC et la mise en place d'un écosystème complet, en plus du Dell EMC, Hui et (HPE), Lenovo et autres formes de coopération, les usines ODM / OEM Taiwan, y compris Quanta, Asustek, Gigabyte, l'industrie britannique, Wistron sont tous les partenaires, et continuera d'ouvrir le boîtier pour expédier dans la seconde moitié. En ce qui concerne la production du processeur principal visé à TSMC fonderie de traitement 7 nm, ASE Investment Holdings obtenir une partie de l'emballage IC et de tester les commandes OEM.
PDG d'AMD Lisa Su a exprimé, AMD 2017 années avec le dos EPYC ligne de produits sur le marché du processeur de serveur, le processeur de deuxième génération le nom de code Rome EPYC officiellement en vente le 8, les systèmes d'usine ODM / OEM et a également lancé simultanément l'usine équipée de Rome les processeurs du serveur. Milan et Zen Codenamed 3 troisième génération de conception de l'architecture du processeur EPYC a été réalisée sur la base de l'utilisation de étanchées 7+ nanomètres, comme le nom de code Zen 4 Gênes et à base de processeurs d'architecture de quatrième génération ont stade de développement EPYC.
les attentes de l'industrie, AMD processeur de serveur de troisième génération utiliseront TSMC Milan support extrême ultraviolet (EUV) la technologie des procédés nanomètre 7+, devraient commencer la production à la fin de l'année ou au début prochain post. Comme la quatrième génération de processeur de serveur Gênes, mais pas divulguer trop de détails, mais TSMC devrait produire procédé de fabrication 5 nanomètre et estimation du temps de production tombera après 2022.
Lisa Su EPYC deuxième espoir processeur de génération de haut, mettant l'accent sur les besoins de l'architecture du serveur de nouvelle génération à faire preuve d'innovation pour répondre aux caractéristiques du marché des centres de données modernes, tout en offrant un coût d'acquisition inférieurs et calcul de meilleures performances aux applications d'entreprise, cloud computing, le marché des serveurs de calcul haute performance et d'autres domaines de prendre l'initiative. Advanced Micro Devices, le processeur de deuxième génération EPYC poursuite de la première génération comporte les mêmes processeurs de prix ont la plus forte performance, à la base, la capacité maximale de stockage et de bande passante, mais aussi dans la sécurité intègre également le bras de sécurité de base Cortex-A5, à condition niveau matériel indépendant de haute sécurité.
Record de la conférence:
Avec un centenaire San Francisco Palais des Beaux-Arts (Palais des Beaux-Arts), PDG d'AMD Dr. Lisa Su personnellement a publié une nouvelle génération de Xiao Long 7002 série (le nom de code Rome), un record mondial dans l'histoire du processeur 80 x86 le plus puissant.
Trois générations dacentrurus Xiao Long II est compatible avec l'utilisation de la deuxième génération Xiao Long Zen 2 nouvelle architecture, seul thread IPC (compris comme le cadre ou les propriétés de performance de base unique) augmenter la vitesse d'une moyenne de 15%, 32 noyau de levage 64 threads moyenne IPC amplitude a atteint 23%, tout en ajoutant un grand nombre de serveurs, centres de données, cloud et d'autres caractéristiques connexes, interconnexion, la mémoire, la sécurité, alimentations, etc. ont été renforcées correspondant.
II Xiao Long et de bureau en utilisant les mêmes trois générations dacentrurus 7 nm processus TSMC, l'indice officiel est le double de la densité transistor peut, dans la même augmentation de la fréquence de consommation d'énergie de 25%, ou les mêmes performances en vertu de la consommation d'énergie de moitié.
Xiao Long II utilise également la conception de petite puce chiplet, l'unité de base ou CCX, contenant chacun quatre noyau de CCX (huit fils), le CCD et deux composition de CCX, à savoir une matrice de processeur, comprenant huit noyau (16 threads) et chaque processeur comprend une pluralité de puces de processeur, jusqu'à 8 noyau constitué de 64 fils (128).
Pendant ce temps, il y a un seul I / O Die responsable de chaque entrée et de sortie des copeaux, et le contrôleur de mémoire intégré DDR4, le contrôleur de PCIe relié à toutes les CPU de deuxième génération Die Infinity bus de tissus, le processus de fabrication 14nm utilisant GF (dacentrurus E / S processus Die les trois générations GF 12nm).
L'avantage de cette approche est que vous pouvez réduire une grande conception de puces, des difficultés de fabrication, de réduire les coûts, augmenter le rendement, alors que par rapport à la génération de Xiao Long après l'indépendance, l'égalité peut être connecté à tout le noyau de CPU partie I / O de la plus directe, quelle que soit la bande passante ou reste une latence constante, facile à gérer et les systèmes d'appels, logiciels.
Mémoire continue d'appuyer huit canaux DDR4, types RDIMM, LRDIMM, NVDIMM, 3DS, la plus haute 3200MHz de fréquence (pour la génération 2666MHz), chaque noyau ou 64GB maximum, mais avec le double du nombre de conducteurs, la seule également de doubler la capacité de mémoire maximale est venu 4To.
Xiao Long II est la première plate-forme de serveur qui supporte PCIe 4.0, chaque canal jusqu'à 128 PCIe 4.0 bus, divisé en huit x16 (x8 subdivisée en continuer / x4 / x2 / x1), sont chacun une bande passante bidirectionnelle, 64 Go / s (jusqu'à huit appareils peuvent être connectés), donc la largeur de bande de pic totale par canal de 512 Go / s, tandis que le support complet PCIe P2P, IOMMU. Système double, chaque processeur 64 interconnectés les uns aux autres séparés, la somme externe ou 128 PCIe 4.0.
Par rapport à la plate-forme de bureau au niveau des consommateurs, PCIe 4.0 pour le rôle et l'importance du centre de données est plus évidente, en particulier les performances de stockage SSD NVMe et les performances du réseau, vous pouvez obtenir un énorme bond en avant.
Xiao Long II supporte jusqu'à quatre parallèle, Infinity largeur de bande de tissu de canal de bus entre deux processeurs par 18GT / s, jusqu'à 68% améliorée au cours de la génération précédente de 10.7GT / s.
AMD intégré dans le processeur sécurisé indépendant et sous-système sécurisé, il est une architecture à base de microcontrôleur 32 bits ARM A5, tandis que le contrôleur de mémoire construit moteur de cryptage AES-128, les clés de chiffrement de mémoire génération a sauté 15-509, tout en continuant à soutenir le chiffrement de mémoire sécurisée des PME, la virtualisation de cryptage de sécurité SEV, et un soutien accru pour le chiffrement transparent virtuel.
Bien sûr, la deuxième génération de Xiao Long compatibilité descendante, les plates-formes existantes peut être facilement mis à niveau.
Xiao Long Les modèles de deuxième génération à partir d'un total de 19 modèles, y compris les 14 modèles de type double, type unique 5 modèles, le modèle phare dont le dispositif est à double noyau Xiao Long 7742,64128 threads, 256 Mo de niveau trois cache, un 2.25GHz de fréquence de référence, la plus haute accélération 3.4GHz, puissance de conception thermique par défaut 225W, peut ouvrir jusqu'à 240W, le prix de 6950 $.
En revanche, le fil de phare de génération 7601 Xiao Long 32 noyau 64, la fréquence de 2.2-3.2GHz, puissance de conception thermique de 180 W, qui est-à-dire la deuxième génération, tout en doublant le nombre de noyaux pour accélérer le plus amélioré 200MHz de fréquence, la conception thermique la consommation d'énergie n'a augmenté que de 45 W, soit 25%
Xiao Long 7702 est de 64 noyau, 2.0-3.35GHz de fréquence, la puissance de conception thermique par défaut de 200W, 200W ou plus haut, mais avec un minimum de 165W.
Il y a également deux noyau 48, le noyau 32 de trois, deux noyau 24, deux noyau 16, le noyau 12 a, deux 8-core.
modèle phare unique est le Xiao Long 7702P, avec des spécifications complètes Xiao Long 7702, mais le prix est réduit de 6450 $ à 4425 $, il y a 32 core, 24-core, 16-core, 8-core chaque paragraphe.
Fréquence de génération Xiao Long maximale de référence seulement 2,4 GHz, deuxième génération 2.0GHz est démarré peut faire 3.1GHz (bien que seulement 8 core), et la génération de fréquence d'accélération ne 2.7-3.2GHz, puis vint la deuxième génération 3.2- 3.4GHz.
Prix, à partir de 32 phare de base Xiao phare de base à long 7601-64 Xiao Long 7742 n'a augmenté que de 65%, tandis que le même 32 de base, spécifications plus élevées Xiao Long 7502 (US $ 2600), en fait, réduire le prix de près de 40%!
Selon les données fournies par AMD, Xiao Long Xeon 7742 par rapport au platine 8280L (28 noyau), SPECrate201797% rendement supérieur de nombre entier, les performances en virgule flottante supérieure à 88%, le rendement de la machine virtuelle SPECjob2015 supérieure à 84%, l'application le rendement est entièrement pointe, leader 80-100% dans l'ensemble en termes de performance, rentable leader plus que doublé, le coût est réduit de 40-50%, coût total de possession réduit 25-50%.
Pour les produits du centre de données, en plus de la performance elle-même, mais la clé est de soutenir l'écosystème. Après deux ans de construction, Xiao Long a été éco beauté, le nombre de matériels et de plate-forme logicielle a plus que doublé en une génération, AMD est aussi le lieu délibérément mis en place une liste de mur les noms des différents partenaires.
le site HPE a annoncé, basé sur la deuxième génération de nouveaux ProLiant DL325 / 385, Apollo 35 a été inscrit simultanément Xiao Long, suivre les produits AMD tripleront, HPE également annoncé, AMD mis en place conjointement un nouveau record du monde de 37 ans.
Twitter infrastructure de centre de données sera mis à jour à la fin de cette année à la deuxième génération Xiao Long, un numéro de noyau unique CPU rack a augmenté de 40% 1240-1792, mais la puissance reste la même, pas besoin de changer la chaleur, alors que le coût total de possession est réduit à 25 %
Cray a ensuite présenté le AMD commune, le département américain de l'énergie, Oak Ridge National Laboratory pour construire une nouvelle génération de supercalculateurs « frontière », basé sur le processeur de deuxième génération Xiao Long, deviendra l'un des super-ordinateur le plus rapide du monde, en plus de la Force aérienne Météo les agences de renseignement utiliseront le système supercalculateur Cray Shasta, la deuxième génération Xiao long, fournir des informations météorologiques territoriales globales et de l'espace pour l'US Air force et de l'armée.
apparition du processeur et des images internes
Ensuite, AMD a publié une série de documents officiels Mito Xiao Long, montrant le design extérieur et intérieur du nouveau processeur, à ne pas manquer.
Xiao génération longue sur l'utilisation du portefeuille de décoration intérieure (die) multi-Die, atteint jusqu'à 32 curs, la deuxième génération a évolué dans la conception multi-puce Chiplet plus avancé, jusqu'à huit CPU 7nm interne Die et 14nm I / O Die, l'ancien que le noyau du CPU, les niveaux de cache et le port de bus Fabric Infinity, grâce à de nouveaux résultats technologiques dans une taille plus petite, des performances plus élevées, la consommation d'énergie plus faible.
Ce dernier spécial indépendant, entrée intégré et de sortie, contrôleur de mémoire et le contrôleur Infinity Tissu le port de bus PCIe, peut être plus pratique et le processus plus efficace chaque noyau de CPU, l'interconnexion des différents processeurs, tandis que le processus a été adopté 14nm, est car il n'est pas sensible aux nouvelles technologies, l'ancienne technologie est plus mature, moins coûteuse, en ligne avec différents IP en utilisant la technologie le plus approprié des principes de conception Chiplet.
(Finition auto: lorsque le bulletin d'information, la science et la technologie rapide)
