Zheng Yanfang 1, Tang Haidi 2, Li Xue Bao 1

(1. Université du Jiangsu de la science et de la technologie, Zhangjiagang, Jiangsu 215600; 2. Jiangsu résistant Risperdal Technology Co., Ltd, Zhangjiagang, Jiangsu 215600)

: Interface d'air basée sur une technique d'adaptation de forme d'onde souple FOFDM (Filtered OFDM) est une technologie de communication moderne à chaud, la conception et la mise en uvre d'un filtre FIR réglable est une mise en uvre du travail de base de cette technique. coefficients adaptatifs filtre FIR à base de FPGA peuvent être ajustés pour régler le présent mémoire est conçu pour la détection rapide de signaux par l'algorithme de commande de canal, et le résultat de sortie du filtre et calcule ensuite la différence entre les évaluations ajustées. En utilisant Quartus II FPGA et la conception DSP Builder ordre Coefficient filtre accordable FIR 16, un schéma de circuit des résultats de conception et de simulation sont donnés module de base. Les résultats de simulation montrent que: Waveform techniques d'interface radio peuvent être mises en uvre en souplesse d'adaptation à base de FPGA, et parce que FPGA a un parallélisme naturel, le système de communication réelle peut être employé pour le mode simultané, afin d'améliorer le taux de transmission du signal.

: Filtre réglable FIR; FPGA; F-OFDM

: + TN713 .7 Code document: ADOI: 10,19358 / j.issn.1674-7720.2017.04.009

Format de référence : Zhengyan Fang, Tang Haidi, Li Xue Bao et pour une conception réglable de filtre FIR basé sur FPGA [J] ses applications, 2017,36 (4): 29-31,35.

0 introduction

les communications mobiles 4G dans l'ascendant, la discussion de l'industrie 5G technologie de communication mobile a été en plein essor. Comme l'un des joyaux de la « couronne » des communications mobiles, basées sur des technologies de forme d'onde d'interface d'air flexible et adaptative pour améliorer l'efficacité du spectre et doubler la technologie d'accès multiple SCMA (Code Sparse Multiple Access) devenu le centre de l'industrie, où l'optimisation des ressources de bande l'utilisation de la FOFDM de base. Les gens dans l'étude des algorithmes d'optimisation, sont également préoccupés par la mise en uvre du matériel. FPGA (Field Programmable Gate Array) possède un avantage unique en termes de consommation d'énergie, le coût, la vitesse de fonctionnement, etc., il a été largement utilisé dans le traitement numérique du signal et de la communication numérique. Ce document met l'accent sur l'une des technologies de base FOFDM accordable conception de filtre FIR et mettre en uvre filtre FIR à base de FPGA peut être ajustée.

Ces dernières années, la recherche filtre numérique FPGA basée a réalisé beaucoup de choses [114], où la littérature [14] conception plus proche de l'article. Cependant, à partir de la littérature existante, aucune référence à un procédé de la technique à base de forme d'onde d'interface radio adaptatif utilisé, en outre, le processus de conception et de mise au point le présent mémoire dans la référence [14] est différent. Dans la section 1 la conception du module de base, la section 2 simulation MATLAB et les résultats de simulation du système, la section 3 donne les conclusions de base et les objectifs de recherche futurs.

1 Sur la base de FPGA accordable filtre FIR

L'idée générale est de conception: l'utilisation des paramètres de la forme d'onde d'entrée, les paramètres souhaités dans l'outil MATLAB FDATool calculées par le filtre FIR, stocké dans la RAM. Le module de filtre de base lit paramètre d'information, les paramètres de réglage telles que la fréquence de coupure du filtre, le module de régulation.

DSP_Builder développé en utilisant le module de filtre à flux noyau est représenté sur la figure 1.

La fonction la plus fondamentale du système est filtre FIR:

Circonvolution peut être exprimé sous la forme:

y (n) = x (n) * h (n) (2)

Par exemple, un étage de filtre FIR typique de type directe 4, qui est l'expression [11] peut être écrite comme la formule (3):

h (n) = h (0) x (n) + h (1) x (n-1) + H (2) x (n-2) + h (3) x (n-3) (3)

Dans. La figure 2, il y a trois éléments de retard au total, quatre multiplicateurs 4-entrée et un additionneur.

Avec le processeur de signal numérique normal de mettre en oeuvre cet ordre filtre FIR 4, d'une manière en série ne peut être effectuée séquentiellement retard, de multiplication et d'ajouter le fonctionnement. Celle-ci doit être utilisé dans un certain nombre de cycles d'instruction, ne pouvait pas être achevé dans un cycle d'instruction. Toutefois, si elles sont appliquées en utilisant FPGA, FPGA peut tirer parti de l'enseignement parallèle, les résultats obtenus dans un cycle d'instruction.

Selon l'équation (3) et 2, les dispositifs peuvent être associés à un. DSP_Builder Simulink représenté sur la figure 4 dans l'ordre modèle de filtre FIR est représenté sur la figure 3.

. La figure 3 « Delay » est une unité de retard, « produit » est une unité de multiplication, « ParallelAdderSubtractor » à l'unité d'additionneur, « entrée » et « sortie », respectivement, à l'entrée ou à la sortie.

(1) La conception de l'ordre sous-système de filtre FIR

Créer un nouveau fichier, le sous-module (le sous-système) dans le fichier, double-cliquer pour sous-module ouvert, a l'ordre ci-filtre FIR 4 conçu en eux, et modifier le port. Le module de sous-système modifié possède cinq entrées et deux sorties, « entrée » et « sortie » sont modifiés pour « Altbus » (car ils ne sont plus en tant que port d'entrée principal, mais comme le sous-système de port de transmission).

(2) 16 afin de filtre FIR conception

Après l'achèvement de 4 sous-ordre, selon la. Figure 4 pour construire un filtre FIR à 16 robinet. Lequel la valeur initiale. 5 Module constant, des calculs supplémentaires, pour expliquer comment calculer la valeur constante ci-dessous.

Valeur (3) est calculée de la constante

La valeur de la constante est équivalente à h (n), est un paramètre important pour déterminer la performance spécifique du filtre FIR, les paramètres de base de filtre pour être ajusté à la valeur qui est obtenue par la différence entre le signal d'entrée et la sortie du filtre obtenu.

(4) des paramètres d'exportation

Cliquez sur le coin supérieur gauche de fichier, cliquez sur Exporter, l'exportation de l'interface, cliquez sur le bouton Exporter ci-dessous, vous pouvez exporter 16 paramètres dans la fenêtre principale de Matlab.

(5) rempli dans les paramètres du filtre FIR dans le modèle

Dans la phase de simulation MATLAB, les paramètres peuvent être entrés manuellement dans le filtre FIR module constant, complétant ainsi la conception d'un filtre passe-bas FIR 16 du robinet. Le calcul dans la phase de conception du système, l'étape (4) Les résultats sont temporairement stockées dans la RAM du module de mesure.

2 Vérification de la conception

2.1 module de noyau d'émulation

Afin de vérifier l'ordre de conception filtre FIR 16 est correct ou non, la nécessité d'une simulation. A cet effet, l'entrée positive du filtre à un signal mélangé, le signal mélangé comprenant un signal de fréquence de 40 Hz à 0.013 Hz et un signal à basse fréquence à partir des deux signaux superposés Ajouter module, puis ajouter respectivement oscilloscopes « Scope « pour afficher les résultats de forme d'onde. FDATool et disposé sur le même que ci-dessus, et les données résultantes dans le module constant, le temps de simulation est réglé à 500 s.

La figure 5 est supérieure à la forme d'onde de 40 Hz, une forme d'onde vers le bas à 0,013 Hz. La figure 6 sur une forme d'onde mixte du signal d'entrée, la sortie du filtre est inférieure à la forme d'onde. En comparant les deux figures, il est évident que la forme d'onde de signal de fréquence de 40 Hz est filtré, la sortie du filtre est une basse fréquence d'un signal de 0,013 Hz.

2.2 Simulation Système

(1) fichier mdl sera compilé VHDL;

(2) calculer une différence entre le signal d'entrée et la sortie du filtre, la valeur stockée dans la mémoire vive;

(3) les données dans la mémoire vive et à déterminer progressivement la fréquence de coupure du filtre;

(4) la simulation.

Afin de vérifier le bien-fondé de la conception du filtre FIR accordable, la conception basée sur la forme d'onde de simulation ci-dessus le module bas du filtre passe-bas. La formation de deux signaux d'entrée d'onde sinusoïdale superposée, un signal artificiel de 25 kHz est étiqueté comme un signal de bruit, l'autre signal de 4 kHz en tant que cible, le programme pour ajuster la fréquence de coupure du filtre 4,5 kHz. Les résultats de simulation présentés à la figure 7. On voit sur le dessin, qui filtre la composante de signal supérieure à la fréquence de coupure, pour retenir la composante de signal en dessous de la fréquence de coupure, de sorte que la fonction de filtre correctement. Après ajustement de la fréquence de coupure et le signal d'entrée, mais aussi d'obtenir les résultats les effets représentés sur la figure 7.

3 Conclusion

FPGA conception ici, un filtre FIR ajustable, en utilisant les avantages de Matlab Builder DSP Le filtre est conçu pour simplifier la conception du Simulink Matlab, ce qui réduit considérablement le temps de conception. Le filtre accordable améliorer encore la conception future, la mise en uvre explorer filtre FIR à base de FPGA accordable dans un système de communication réel, améliorant ainsi l'efficacité du système de communication.

références

. [1] Recherche [D] Li Bin FIR filtre numérique FPGA mise en uvre Chengdu: Southwest Jiaotong University, 2004.

[2] Liu Peng conception de l'ensemble et la mise en uvre du filtre numérique FIR FPGA [D] basé sur Xi'an: Northwestern Polytechnical University, 2006.

[3] La conception et la mise en uvre de Yang Na [J] Applications Microcomputer, 2015,34 (21) filtre adaptatif basé sur MATLAB et DSP: 16-20.

[4] Du Yong Matlab technologie modem numérique et FPGA mise en uvre [M] Pékin: l'industrie électronique Press, 2015.

[5] Bon rendement Hong FIR FPGA basée sur filtre passe-bas [D] Changsha: Hunan University, 2012.

[6] La relaxation [J] sciences appliquées et de la technologie, 2005,33 (6) conception de filtre FIR à base de FPGA et Matlab. 84-86.

[7] Sun Yaoqi Conception et mise en uvre [J] FIR filtre numérique Matlab et FPGA technologie électronique moderne, 2008 (11): 89-92.

[8] Zhang jardin conception de filtre FIR et simulation de Matlab et Quartus [J] Electronics Engineers, 2008,34 (2) sur la base: 25-27.

Université normale du Xinjiang, 2011: [9] · la force Aida Natsuki ne citer que FIR FPGA et Matlab conception de filtre passe-bas et la mise en uvre [D] basé sur la Urumqi.

La méthode [10] Chen Yan conception avec réalisation et FPGA du Matlab filtre FIR [D] Pékin: Université de Beijing de l'aéronautique et astronautique, 2003.

[11] SONG Qian FPGA efficacité du filtre FIR [J] Signal Processing, 2001, 17 (5):. 385-391.

[12] Sur la base MA-fang FPGA Gui et DSP Builder FIR filtre numérique [J] Changzhou Institute of Technology, 2011,24 (5): 23-26.

[13] Peng Xuefeng conception de filtre FIR et la vérification des Quartus et Matlab [J] Génie, électronique, 2009,17 (11):. 118-124.

[14] Chen Hong, Cui Gejin. Filtre FIR à base de FPGA conception coefficient accordable [J]. Recherche de laboratoire et d'exploration, 2008,27 (6) 47-50.