Conception et mise en uvre de la transmission de donn�es entre multicoeur � base SRIO DSP

Wei Zhiwei

(Chongqing Universit� des Postes et T�l�communications, Chongqing 400065, Chine)

: Lors de l'utilisation du processeur de signal num�rique (DSP) de la puce de traitement num�rique du signal, �tant donn� que la grande quantit� de donn�es, de plusieurs fils, g�n�ralement co-traitement multi-puce DSP. Ce papier vise � atteindre le DSP entre les donn�es de recherche et de transfert d'information, et avec trois puce TMS320C6474 de TI, par exemple, des protocoles de base SRIO, pour concevoir une architecture de transmission permettant le transfert de donn�es entre le DSP. Le taux de transfert de donn�es final entre les DSP 2.520 Gb / s, et 50,40% de la th�orie, mais si elle est expuls�e entre l'ordonnancement des threads et la synchronisation DSP, avec le temps, la vitesse de transmission de donn�es de l'interface de SRIO jusqu'� 3,886 Gb / s, la valeur th�orique 77,72%. Cette conception a une plus grande polyvalence, une grande r�f�rence de conception de transfert de donn�es entre les autres puces du m�me type.

: Multicore; DSP; SRIO, entre la transmission de donn�es DSP

: TP368.2 Code du document: ADOI: 10,19358 / j.issn.1674-7720.2017.04.011

Format de r�f�rence : Wei Zhiwei entre multiconducteur DSP conception et la mise en uvre de SRIO sur la base de transmission de donn�es [J] ses applications, 2017,36 (4): 36-39.

0 introduction

Avec l'augmentation des modules fonctionnels traitement requis DSP de la quantit� de donn�es et le d�veloppement, une augmentation du nombre de processus en cours d'ex�cution � puce unique DSP, la charge est trop importante, le syst�me de plus en plus difficile de r�pondre aux exigences de traitement en temps r�el. Si vous choisissez d'ex�cuter en multi-puce liaison DSP, non seulement simple DSP peut r�duire la charge, pour am�liorer les performances de traitement et la vitesse de r�ponse du syst�me, de mani�re � obtenir un traitement en temps r�el, mais aussi pour le d�veloppement de modules fonctionnels pour les syst�mes de traitement de signaux num�riques qui devrait �tre b�n�fique. Mais DSP multi-puce pour le fonctionnement de collaboration entre les fonctions DSP n�cessaires pour compl�ter l'�change de donn�es de conception. Cet article Rapid IO selon le protocole standard, les caract�ristiques de la puce TMS320C6474 de TI sur la plate-forme de d�veloppement du syst�me de sortie d'entr�e de signal num�rique Processor_Basic (DSP_BIOS), le transfert de donn�es con�u et mis en oeuvre entre DSP multi-coeur. Cet article d�crit la conception des modules fonctionnels diff�rents n�cessaires, et le proc�d� illustr� r�alisation, la conception globale de la mise en uvre particuli�re, le transfert final des donn�es entre la performance DSP test�.

1DSP communication entre les modules fonctionnels requis Pr�sentation

1.1Mailbox (E-mail)

plate-forme de d�veloppement bas�e DSP_BIOS, TI fournit un module de bo�te aux lettres (MBX), les d�veloppeurs peuvent �tre g�r�s par les fonctions d'interface utilisateur TI, l'utilisation du module. 1 pour communiquer avec chaque autre bo�te aux lettres bo�te aux lettres de communiquer avec diff�rents proc�d�s pour obtenir le m�me � l'int�rieur du coeur de DSP (TSK) entre les fils de. La figure [1]. MBX_post pour transmettre fin, MBX_pend pour recevoir la borne, l'exemple de r�alisation repr�sent� sur la figure 1.

1.2Semaphore (signal de communication)

TI offre une S�maphore [2] module, qui peut �tre utilis� pour g�rer l'acc�s aux ressources partag�es. Il dispose de trois modes d'acc�s: mode direct et le mode indirect, mod�le int�gr�. Utilis� ici est pour le mode direct: lecture de la valeur du registre direct si une valeur directe de 1, cela indique que la ressource partag�e est disponible, ce qui permet l'acc�s, et obtient le s�maphore; DIRECT tandis que si la valeur est 0, cela indique que la ressource partag�e on y acc�de par un autre processus. Lorsque l'op�ration est termin�e, les ressources partag�es la n�cessit� d'�crit DIRECT 1 pour lib�rer les droits sur les ressources utilis�es.

1.3Rapid IO

1.3.1Rapid IO Pr�sentation

protocole Rapid IO est un point de commutation par paquets standard ouvert, le d�veloppement des syst�mes embarqu�s propos� pour une grande fiabilit�, un paquet de haute performance de commutation de la technologie de r�seau sur la base [3], le d�bit de transmission peut atteindre 1 Gbit / s ou plus. Ses principales caract�ristiques sont: (1) un m�canisme de d�tection d'erreur, (2) la charge de faible largeur de bande �lev�e, (3) un faible broches [4].

l'architecture 1.3.2Rapid IO

SRIO bus est bas�e sur un bus � commutation de paquets standard ouvert s�rie � haute vitesse [5], le protocole Rapid IO utilise une architecture hi�rarchique � trois couches:

(1) couches logiques: un protocole pr�d�termin� entre les points d'extr�mit� et le format de paquet pour la transmission.

(2) Transport Layer: d�finit les informations de routage n�cessaires pour les paquets de transmission dans le syst�me.

(3) la couche physique: les informations comprennent une interface de niveau de mat�riel, telles que les caract�ristiques �lectriques, les erreurs de donn�es de gestion, la commande de d�bit de base.

Structure d'emballage 1.3.3SRIO

Dans la structure de paquets de SRIO, il existe de nombreux types d'emballages, utilis�s principalement pour le paquet de donn�es et les paquets de porte. les paquets de donn�es pour la transmission de donn�es entre les adresses source et de destination, la structure repr�sent�e sur la Fig. Sonnette paquet est principalement utilis� pour d�clencher une alarme correspondant � notifier au DSP entre dans une fonction de r�ponse nucl�aire respective de l'interruption, l'action appropri�e, mais ne porte pas la porte de donn�es, laquelle structure porte le paquet repr�sent� sur la figure.

Dans lequel la signification de chaque structure de paquet de segment est: AckID: en utilisant les symboles de contr�le au cours de la structure de commutation a �t� confirm� que un paquet; Prio: indique la priorit� du paquet; tt: sp�cifie l'ID de dispositif est exprim�e par 8 bits ou 16 bits; fftyp: il indique le type de paquet; DESTID: transfert de paquets ID adresse de destination; sourceID: adresse source de l'ID de paquet de transmission; CRC: contr�le de la protection structure de paquet; info: commande de d�clenchement sonnette d'alarme.

transmission de paquets 1.3.4Rapid IO

Structure du paquet (des paquets) sont transmises dans des unit�s de transmission entre deux points d'extr�mit� SRIO, sa transmission est bas� sur un des paquets de demande et de r�ponse. Envoyer et recevoir des extr�mit�s 4 de sous-processus d'interaction figure

Qui est un proc�d� de transfert de donn�es, et ensuite envoyer un paquet de requ�te sur le c�t� r�cepteur g�n�re un paquet de retour �mis en r�ponse � l'extr�mit� de r�ception de borne de la source originale re�oit [6]. La figure 4 montre l'extr�mit� d'�mission et l'extr�mit� de r�ception de la proc�dure d'�change de paquets.

2DSP entre la conception et la mise en uvre de la communication

Configuration 2.1 des ressources

Port 2.1.1SRIO

Chaque puce comporte deux ports entit�s TMS320C6474 de feuille de SRIO (nomm� PORT0, Port1), qui se connectent � l'un des deux ports suppl�mentaires, respectivement, un DSP, comme repr�sent� sur la Fig. A ce propos, on peut tout faire en sorte que le DSP peut �tre connect� directement aux deux autres DSP. Lorsque l'extr�mit� d'�mission et une extr�mit� de r�ception DSP DSP ont �t� identifi�s, en s�lectionnant le SRIO de port appropri� �galement d�termin�.

2.1.2DDR partag�e allocation de m�moire et la gestion des

La m�moire DDR poss�de un bouchon sur chaque DSP. DSP quelconque core0 noyau, Core1, Core2 peut acc�der � la m�moire (trinucl�aire Le processeur TMS320C6474, les trois ordre nucl�aire nomm� core0, Core1, Core2). Dans la m�moire DDR dsp0, DSP1, DSP2 est sp�cifi� dans une m�moire pour stocker des informations sur l'ordonnancement des t�ches entre le DSP (ci-apr�s d�nomm� un segment de m�moire partag�e de la m�moire de programme), comme repr�sent� sur la Fig. la planification de la r�partition et de la gestion figure sur chaque puce DSP ordonnancement commun de m�moire. La figure 6. Trois sont affect�s pour chaque m�moire de noyau DSP un s�maphore (signal de communication) pour g�rer l'ordonnancement de la m�moire partag�e DSP recevant un acc�s final.

2.1.3 interrompu allou� et utilis�

Lorsque l'extr�mit� d'envoi envoie un message au terminal de r�ception et en informant l'extr�mit� de r�ception du noyau traite le message respectif. Le programme est con�u par un paquet de transmission d'interface de porte SRIO (DOOEBELL Packet), l'information mise en paquets de l'extr�mit� de r�ception de noyau de la cloche correspondante, l'extr�mit� de r�ception d'interruption correspondant � d�clencher le noyau.

Lorsque l'envoi de paquets extr�mit� porte, ce paquet est utilis�e pour initialiser l'interruption de la CPU, le champ INFO indique structure de paquet associ� SONNETTE registre d'interruption bit associ� est d�fini, comme illustr� sur la Fig. Il y a quatre registres DOOEBELL un DSP, chaque registre comporte 16 bits, 64 sources d'interruption g�n�re une interruption. Par ICR (Interrupt) Condition de routage registres, chaque noyau peut �tre achemin� � un. Les trois plus bas registre SONNETTE ici de trois respectivement affect� � l'unit� centrale DSP (core0, Core1, Core2). C'est le bit le moins significatif est 1 si DOOEBELL, le DSP des interruptions Coer0.

Chaque DSP poss�de deux ports SRIO 5, le port DSP SRIO d�j� interconnect�s num�rot� (0,1), respectivement, en conformit� avec le num�ro attribu� port SRIO (0,1) et � 0 DOOEBELL DOOEBELL 1 registre, DOOEBELL 0 et 1 et SONNETTE registres sont mis en correspondance avec deux canaux d'interruption SRIO (71 ~ RapidIO interruption (2n), 72 ~ RapidIO interruption (2n + 1)), respectivement affect�e � cette interruption deux deux SRIO orifice, de sorte que chaque port d'SRIO de r�ponse d'interruption. Le Rapid IO Interrompre principalement utilis� pour d�terminer le nombre du c�t� de la transmission DSP. 7, l'extr�mit� de r�ception est dsp0, si le canal 71 ~ interruption RIOINT est d�clench�e, le c�t� de transmission est d�termin�e comme DSP1, si le canal 72 ~ interruption RIOINT est d�clench�e, le c�t� de transmission est d�termin�e comme DSP2.

Par l'interruption de configuration ci-dessus, vous pouvez garantir tout c�t� DSP peut �tre notifi�e par l'envoi d'un paquet de message � tout message DOOEBELL nucl�aire extr�mit� de r�ception et le r�cepteur peut d�terminer quelle extr�mit� de transmission DSP.

2.2 id�es de conception et r�alisation

2.2.1 id�es de conception

Mettre en oeuvre une interaction de donn�es entre le DSP multiconducteur termin� principalement deux aspects: (1) le d�placement de donn�es mis en oeuvre, l'emplacement et la longueur (2) le notifie d'extr�mit� de r�ception du magasin de donn�es DSP. Qui mettent en uvre l'organigramme repr�sent� �. La figure 8.

2.2.2 processus de mise en uvre sp�cifique

(1) SRIO initialisation. modules d'alimentation Initialisation SRIO: fournitures SRIO d'alimentation aux modules concern�s. SRIO l'initialisation du module SERDES: la configuration du PLL, RX0 de configuration, TX0 et TX1, canal de transmission TX1, et un orifice 0 SRIO 1. v�rifier SRIO si la configuration du port.

(2) Port S�lectionnez SRIO. L'extr�mit� de transmission et l'extr�mit� de r�ception de la d�cision de s�lection de port DSP DSP SRIO, � savoir pour choisir la transmission de donn�es de liaison physique.

(3) l'obtention de la quantit� de signal �crit un message � l'extr�mit� de r�ception de la m�moire partag�e pr�vue. Ordonnanceur terminal de r�ception de gestion d'acc�s m�moire final DSP via la transmission diff�rente S�maphore (signal de communication), si le s�maphore est occup�, il attend que le signal soit lib�r�.

(4) paquet de SRIO transmis par le port. Configuration Charger / Enregistrer un magasin paquet de message est composition termin�e. La cl� est agenc�: Configuration LSUn_REG2 L'adresse DSP, compl�te la configuration des adresses source et destination de donn�es � transmettre (charge utile), la configuration LSUn_REG3 en byte_count longueur totale des donn�es � transmettre; configuration LSUn_REG5 le type de paquet types de paquets complets configuration. Apr�s la configuration, la transmission est activ�e. Configur� Charger / enregistrer magasin champs correspondants mis en correspondance avec les paquets de donn�es � transmettre les donn�es stock�es dans la m�moire par le port SRIO de planification commune.

(5) DOOEBELL transmission Interface SRIO paquet par: le paquet pour un notifie d'extr�mit� de r�ception de base respectives de la m�moire de DSP est partag�e message de programmation en cours. Par section Info LSUn_REG5 de Drbll �tre configur� de sorte qu 'il est mis en correspondance avec DOORBELLn_ICRR ici, le registre DOOEBELLn_ICRR bit 0, bit 1 et 2, de sorte que le noyau dirig� vers 0 par l'interm�diaire du registre ICR (routage d'interruption Condition), nucl�aire 1, 2 noyau. DOOEBELL paquet peut �tre g�n�r� par l'interruption de l'extr�mit� de r�ception d'un noyau de DSP respective. (2) pour donner l'�tape correspondante est le num�ro de port SRIO d�cid� par DOORBELLn_ICRR est 0 ou 1 ou num�ro de port SRIO DOORBELL0_ICRR DOORBELL1_ICRR. Le DOORBELL0_ICRR et correspondent respectivement � deux DOORBELL1_ICRR extr�mit� de r�ception respective SRIO_INT DSP d'interruption sur le noyau. Il a �t� d�crit dans la section 2.1.3, moyennant quoi l'extr�mit� de transmission d�termine le nombre de DSP. De sorte que le c�t� r�cepteur peut d�terminer les donn�es de position stock�es dans le planificateur de m�moire partag�e, comme repr�sent� sur la Fig. Dans l'extr�mit� d'�mission comme DSP0_Core0, DSP1_Core1 extr�mit� de r�ception est un exemple, quels messages doivent �tre stock�s dans la dsp0 de m�moire partag�e dans DSP1, le segment Core1.

(6) recevant une extr�mit� respective des donn�es de m�moire morte programm�e partag�e noyau DSP, et analyse le message re�u � travers le module, � l'extr�mit� de r�ception de bo�te aux lettres (bo�te aux lettres) est un noyau de planification de fil de noyau DSP respectif, d�clenche la t�che correspondante.

(7) Apr�s avoir re�u effectue lat�rales t�ches appropri�es DSP, pour retourner � l'exp�diteur des donn�es appropri�es, le num�ro de l'exp�diteur le coeur de DSP et seront enregistr�s dans le processus de transmission, l'extr�mit� de r�ception � l'extr�mit� d'�mission lorsque les premi�res �tapes, conform�ment � un message de retour processus inverse de la transmission de donn�es.

Apr�s les �tapes ci-dessus, le transfert de donn�es entre plusieurs noyaux DSP a �t� atteint.

3 Transfert des donn�es de test

Dans cet article, la transmission de donn�es entre le test multiconducteur DSP [7], le port du taux de travail de SRIO est r�gl� � 3,125 Gb / s, apr�s codage de couche physique 8B / 10B, le taux de transmission de paquets de 2,5 r�elles Gb / s, en utilisant les deux canaux 1x , les donn�es de transmission th�orique 5 Gb / s.

Testez l'exactitude de la transmission de donn�es: l'envoi de donn�es � partir DSP0Core02k fois � DSP1Core2, DSP1Core2 recevra les donn�es transmises � DSP2Core1, puis DSP2Core1 recevoir des donn�es renvoy�es DSP0Core0, DSP0Core0 Enfin, les donn�es re�ues et compar�es aux donn�es initialement transmises, les donn�es de d�tection d'erreurs. Dans cet article, les donn�es sont transmises une fois tous les 1 s, un test de la semaine n'a trouv� aucune erreur.

Transmission test de performance: s�lectionner toutes effectue des cl�s DSP arbitraire test de deux longueurs de donn�es diff�rentes. Par exemple, les donn�es transmises par DSP1 � DSP2, DSP2 re�oit les donn�es apr�s les donn�es sont renvoy�es au DSP1. Et commence � envoyer des valeurs de donn�es � l'aide du cycle Juste apr�s r�ception de la fonction _itoll de donn�es (TSCH, TSCL) acquis de CPU DSP1, calcule la diff�rence entre les deux valeurs, le taux peut �tre mesur�e [8].

Peut-on tirer � travers l'analyse des donn�es, le taux de transfert de donn�es de 2.520 Gb / s environ, est 50,4% de la th�orie. Mais la longueur de transmission est de 64 B, moins la transmission de donn�es, peut �tre approch�e en tant que le temps entre l'ordonnancement des fils de DSP et de synchronisation requis, si le temps de transmission de B 32000 B 64 soustrait le temps de transmission (entre la programmation et la synchronisation des threads DSP temps n�cessaire), et calcule ensuite la vitesse de transmission de 77,72% de la valeur de 3.886 Gb / s, la valeur th�orique. Depuis le pack et le d�ballage des paquets de donn�es, et la lecture des donn�es sur le DDR et autres frais g�n�raux, les donn�es r�elles est inf�rieure � la valeur th�orique.

4 Conclusion

Sur la plate-forme DSP_BIOS ici, bas�e sur le protocole rapide IO, la transmission des donn�es est r�alis�e entre le multi-curs DSP. La conception est non seulement appropri� pour une transmission de donn�es entre deux DSP multi-core, mais applique �galement � trois ou m�me plus de trois transferts de donn�es entre DSP multi-core. L'architecture peut coop�rer pluralit� de DSP pour le traitement de grandes quantit�s de donn�es, ce qui r�duit le d�lai et la charge relative d'un traitement unique de DSP, d'am�liorer la capacit� de traitement et la vitesse de r�ponse, a un certain r�le pour le d�veloppement des syst�mes de traitement de signaux num�riques.

r�f�rences

[1] Texas Instruments Group. TMS320 DSP / BIOS v5.42 Guide de l'utilisateur (SPRU4231) [EB / OL]. (2013-08-xx) [20.09.2016]

[2] Texas Instruments Group. Guide de TMS320C6474 DSP S�maphore utilisateur (SPRUG14) [EB / OL]. (20/09/2016) [200810xx]

[3] Design [J] syst�me de communication bas� sur SRIO applications inter-Ting Chen haute vitesse de, forte Yue oc�an .FPGA DSP et microcontr�leurs et des syst�mes embarqu�s, 2016 (3): 37-40.

[4] Texas Instruments Group. TMS320C6474 DSP Guide de l'utilisateur s�rie rapide IO (SRIO) (SPRUG230) [EB / OL]. (2011-10-xx) [20160920]

[5] Lei, boule Hui transmission de donn�es bas� sur SRIO bus s�rie � grande vitesse [J] Production �lectronique, 2015 (5): 16-18.

[6]. Edu, Wu Haizhou SRIO conception d'interface haute vitesse TMS320C6455 [J] Technologie de mesure �lectronique, 2008,31 (9) en fonction: .. 143147.

�tude [7] Feng Chao, les performances de transmission Tao .TMS320C6678 de l'interface s�rie � grande vitesse [J] SCM et syst�mes embarqu�s, 2015,15 (11): 52-55.

. [8] Hou Cap Conception et mise en uvre [D] DSP multi-core bas� sur TI recherche technologique et KeyStone conseil LTEA d'application de traitement de bande de base Conseil de P�kin: Universit� de Beijing des Postes et T�l�communications, 2015.

Route de la soie

Apprenez � conna�tre la Chine

Conception et mise en uvre de la transmission de donn�es entre multicoeur � base SRIO DSP