Li Wei
(CLP Kang Group Limited, Hangzhou 311121)
: Entreprise traditionnelle puces de mémoire SSD utilisant un particules de mode DRAM externe (Dynamic Random Access Memory) à l'adresse mémoire flash table de mappage de traduction, non seulement le coût élevé, une grande empreinte, mais aussi besoin de concevoir des processus de protection descendante puissance complexe et alimentation de secours supplémentaire le condensateur de maintien. Utilisation d'une nouvelle rotation de l'aimantation rémanente caractéristiques de la puce de mémoire et de haute densité, haute vitesse, faible consommation d'énergie, le temps de conservation des données est longue, les caractéristiques infiniment d'endurance, proposée sur la base de la rotation de l'aimantation de puces de mémoire intégrées solution d'architecture de contrôleur SSD simplifie considérablement le processus et l'alimentation de secours anormale vers le bas la conception de puces de contrôleur, le coût d'économie condensateur d'alimentation de secours SSD interne, capacité de levage de soutien efficace SSD.
: Rotation puce de mémoire magnétique; SSD; architecture de puce; embarqué
: TN492 Code du document: ADOI: 10,19358 / j.issn.1674-7720.2017.01.009
Format de référence : Wei Li une architecture de puce de contrôleur de disque d'état solide d'une rotation de magnétisation intégrée de puce de mémoire [J] SES APPLICATIONS, 2017,36 (1) :. 2931..
0 introduction
Avec les grandes données et le développement du cloud computing, une grande quantité de besoins de données à stocker, d'autre part, avec les progrès de la mise à niveau et le rendement de la technologie mémoire flash NAND (Flash NAND), le coût des disques SSD (Solid State Disk, SSD) est tombé très proche du niveau de classe entreprise disque dur mécanique (disque dur), les applications SSD plus largement dans les serveurs, les centres de données et les systèmes de stockage.
contrôleur traditionnel SSD de classe entreprise de solutions de stockage de données pour la plupart sur la base et le programme d'entrée DRAM, conçu non seulement difficile, processus complexe coupure d'alimentation anormale, et dans le SSD nécessitent beaucoup d'espace pour mettre les condensateurs au tantale d'alimentation de secours, non seulement d'augmenter le coût et limite l'utilisation de l'espace dans le disque, il ne peut pas être fait pour améliorer la capacité du SSD.
La présente puce mémoire intégrée gyromagnétique (SpinTransferTorque Magnetic Random Access Memory, STTMRAM) est appliquée à l'architecture de puce contrôleur SSD, le processus anormal peut être simplifié pour économiser condensateur de secours d'alimentation au sein du SSD et peut être renforcer la capacité du disque dur de plus de 30%.
profils de programme d'architecture de contrôleur de disque d'état solide du courant 1
La figure 1 est un schéma de principe de l'entreprise dominante actuelle programme d'architecture SSD.
Le régulateur de courant SSD en plusieurs puces majeure partie du module d'interface d'hôte, du module de gestion de système, de l'extrémité avant de l'extrémité arrière du module d'interface flash.
L'extrémité avant du module d'interface d'hôte est responsable de la réception et de traitement délivré par la commande d'écriture d'hôte et les données de réception côté vers le bas vers la mémoire DRAM. Enterprise SSD en raison des exigences de haute performance, l'extrémité avant de l'interface hôte est essentiellement basée sur la sélection d'interface de troisième génération PCIe NVMe (NonVolatile Memory Express) protocole (PCI Express), en plus, SAS (Serial Attached SCSI) 12 G et SATA (Serial ATA) interface est également protocole intégrer l'interface hôte frontal SSD.
le module de gestion de système est l'unité de base de la puce de contrôleur SSD comprenant une table de mappage d'adresses de mémoire flash (Flash Traduire couche, FTL) la gestion, la gestion des métadonnées, la gestion des journaux, le contrôle de processus et analogues. FTL gestion d'entrée qui est la plus importante partie.
Une table de correspondance entre l'adresse physique (Adresse Physical Block, PBA) FTL délivré par le traitement principal de l'hôte adresse logique (adresse logique du bloc, LBA) stockée dans les particules de milieu, est de simuler entièrement les opérations de disque dur traditionnel clignotent couche de logiciel, il couche FTL du dispositif de mémoire flash pour une utilisation, une couche de FTL efficace affecte directement les performances de l'appareil.
Effet module de gestion de système comprend essentiellement les points suivants: FTL gestion d'entrée; processus de collecte des ordures, l'espace d'alimentation supplémentaire, procédé d'échange de froid / chaud; données parallélisme plan entre le canal de puce; tâche de tri demande; gestion tampon, la gestion des blocs défectueux, équilibrer le processus d'usure, le processus de récupération de panne de courant, le processus ECC.
Interface Flash NAND est responsable du traitement des données et des commandes échange de particule Flash NAND. NFI commande d'écriture à partir du côté de l'hôte est responsable de la conversion soit compatible avec l'interface NAND norme ONFI bascule et le protocole, et ne lire et écrire des données dans l'interaction entre les particules et le tampon de données du contrôleur de NAND.
disque SSD sur le circuit imprimé et la puce de contrôleur en plus d'un grand nombre de particules Flash NAND, comprenant en outre les principaux composants suivants:
(1) plug-in particules DRAM disque SSD effet comporte deux aspects principaux: une mémoire cache de lecture et des données d'écriture et le plan d'accès FTL. Pour répondre à cette conception de la demande, adaptée à la conception de la puce contrôleur protocoles de DDR, le besoin de développer un PHY DDR DDR le contrôleur et l'adaptation, de réserver un espace supplémentaire sur l'arrangement de circuit imprimé et le signal à grande vitesse mise en page des particules de DRAM.
Effet (2) Capacité électrique (condensateur d'alimentation de secours) est de mise hors tension en cas d'accident, les particules peuvent être rapidement et stockées dans l'entrée DRAM FTL à l'appui de la capacité d'une alimentation de secours, brosse de sol pour sûr et rapide non volatile milieu volatil (NAND flash), pour éviter la perte de FTL d'entrée causée par la perte de données.
Moins que l'architecture de puce contrôleur classique SSD est le suivant:
(1) En raison des populaires solutions de classe entreprise avec une industrie DRAM externe est de stocker les particules entrée FTL, ce qui nécessite des contrôleurs DDRPHY et DDR supplémentaire adapter à l'intérieur de la puce, la difficulté de développer contrôleur DDR et DDR PHY est assez grande, et le coût de la propriété intellectuelle sous licence de EDA fournisseur place et très coûteux, ce qui augmente les coûts de conception et de développement.
(2) limitant l'espace intérieur du disque, deux pour les 2,5 pouces classiques SSD carte de circuit imprimé (PCB), comme illustré dans le schéma de la figure. A partir d'une anatomie de disque d'entreprise de la société SSD intérieur bien connu peut être vu, disque dur carte de circuit imprimé SSD environ 80% de l'espace est plein de particules de médias flash, un autre 20% de l'espace mis puces de contrôleur SSD, DRAM et particules condensateurs d'alimentation de secours.
(3) entreprise SSD pour les exigences de fiabilité de données très élevés, qui doivent être conçus dans une variété de conditions anormales (par exemple, la mise hors tension anormale), le contrôleur peut être mis à l'intérieur du contenu noyau table de -FTL stockée dans le non-sécurisé des supports volatils. Dans l'architecture classique puce contrôleur SSD de classe entreprise, les magasins DRAM interne d'entrée de FTL, donc en cas de panne de courant anormale, vous devez brosser Flash NAND à la FTL DRAM dans le tableau interne. En bref, est de condensateurs d'alimentation de secours pris en charge dans ce court laps de temps, le contrôleur peut être saisie de données FTL dans la mémoire flash NAND sous la forme d'une opération d'écriture. Par conséquent, la conception d'alimentation de secours, on a besoin de consommer de grandes quantités de condensateurs tantale CMS pour fournir l'énergie électrique de secours, ce qui dans l'espace disponible sur le PCB sera encore réduite, et deuxièmement, une alimentation de secours liés aux données de gestion des exceptions flux, le matériel augmentera ainsi que la complexité de la conception firmware.
2 puce de mémoire gyromagnétique (STTMRAM) Caractéristiques
Parmi les nouveaux support de mémorisation non-volatile, la puce de mémoire de rotation de magnétisation (STTMRAM) peut être satisfaisante compatible avec le processus de semi-conducteur CMOS, en utilisant des couches moins métalliques qui peuvent atteindre des cellules de mémoire intégrés à haute densité. En raison de sa proximité SRAM (Static Random Access Memory, SRAM) lire et vitesses d'écriture, statique faible et la puissance dynamique, les caractéristiques descendantes puissance comprenant non volatile, réinscriptible nombre presque infini de fois, à une température élevée pendant une longue période la rétention des données et la résistance aux caractéristiques de rayonnement de champ magnétique fort, en tant que contrôleur de l'entreprise SSD intrinsèquement bon support et l'entrée de cache de données est stocké dans FTL [1].
À l'heure actuelle, de nombreux fabricants semi-conducteurs vont concevoir la prochaine génération de puce MRAM non volatile support de stockage mise au point R & D, en plus de TSMC, Samsung et Toshiba ont continué à promouvoir le développement de STTMRAM en dehors des États-Unis EVERSPIN société a publié 256 MB puce de test de production de masse. Grâce à l'amélioration et l'avancement du rendement du procédé, la STTMRAM d'application dans le segment de zone de stockage sera plus étendue [2].
applications STT-MRAM intégrés dans l'architecture de puce contrôleur SSD, la pleine utilisation de sa puissance vers le bas caractéristiques de données non volatiles, peuvent économiser beaucoup d'alimentation de secours et les processus de conception d'alimentation de secours, ce qui simplifie grandement la conception de l'architecture du contrôleur SSD. De plus, puisque les économies des condensateurs au tantale SMD, le PCB peut être pris en charge la place de plus d'espace plus de particules NAND Flash, pour atteindre une plus grande capacité. En outre, pour simplifier la conception de la puce de contrôleur IP interne dépendant Interface DDR, en utilisant l'interface de bus interne de STTMRAM intégré (SRAMlike), simplifie la conception et la difficulté de réduire les traces de société de latence de signal impact sur les interfaces de signaux à grande vitesse afin d'éviter.
3 solutions d'architecture de contrôleur SSD basé sur le stockage embarqué du spin magnétique
3 est une vue schématique de l'architecture de la puce de contrôleur SSD intégré après l'application STTMRAM.
Caractéristiques techniques de cette approche sont les suivants:
(1) enlever le dispositif de commande puce contrôleur SSD DDR et DDR PHY, interface SRAM (SRAMlike) sur la base directement sous la forme d'une puce de contrôleur embarqué intégré dans STTMRAM.
SRAMlike puce d'interface de bus signal de sélection comprend CS, de validation d'écriture WE, une validation de lecture RE, une sortie signal de validation OE, une remise à zéro RST, horloge CLK, des lignes d'adresse A [31: 0], les lignes d'entrée de données DIN [31: 0] et la ligne de sortie de données DOUT [31: 0]. Utilisation du module d'interface de bus interne coopère avec le dispositif de commande interne, les lignes de signal peut être considérablement réduit et le retard de transmission provoqué par un protocole d'interface de tête externe, afin d'améliorer encore les performances du dispositif de commande.
(2) se situe de rôle principal dans STT-MRAM: émis par le récepteur de données interface hôte frontal, l'extrémité arrière du tampon de données comme interface flash; entrée de la table de la couche de traduction de mémoire flash; stocker les métadonnées, telles que le nombre de pages valides, les blocs défectueux gestion de l'information, le micrologiciel, le code de démarrage, et de la matrice de contrôle si rares.
(3) simplifier le processus d'alimentation de secours. Dans le dispositif de commande d'architecture de puce classique de SSD, étant donné que les données et les entrées FTL sont stockées dans la DRAM, et donc pour assurer la fiabilité des données rencontrées dans le cas d'une mémoire DRAM ayant une puissance vers le bas des propriétés de bas puissance anormale des données volatiles, , dans la puce du contrôleur classique nécessite plaque de charge condensateur d'alimentation de secours support de flash lance une opération d'écriture devra enregistrer des informations importantes à tous de la brosse dans la mémoire flash non volatile, la prochaine fois que la puissance, le contrôleur requis FTL déclenche une opération de lecture, puis re-lire l'entrée des données dans la DRAM et analogues, l'achèvement de l'initialisation du système. La figure 4 est un organigramme bas SSD de puissance anormale.
Dans le cadre du présent mode de réalisation, étant donné que les caractéristiques non-coupure d'alimentation de STTMRAM intégré, rencontré lors d'une mise hors tension anormale, et les données peuvent encore entrées FTL organigramme de la figure 4SSD puissance anormale vers le bas pour stocker en toute sécurité, le système flux d'alimentation de secours sera grandement simplifiée. disque Tantale utilisé pour l'alimentation de secours interne peut également être retiré, économiser le coût de la conception matérielle de l'intérieur du disque. Vous pouvez voir l'analyse anatomique basée sur le disque SSD de classe entreprise de 900 Go d'une interface SAS, afin de répondre aux besoins d'alimentation de secours, le PCB disque total placé un total de plus de 400 condensateurs au tantale. Si l'architecture du présent mode de réalisation, ces plus possible de supprimer tous les condensateurs au tantale, d'économiser sur le coût des composants matériels, d'autre part, l'utilisation de la zone de PCB pour enlever le tantale coller des particules Flash NAND, au moins possible d'améliorer la capacité du SSD 20%.
4 Conclusion
Papier, basé sur l'architecture du contrôleur embarqué STTMRAM SSD, il est possible de simplifier considérablement le régulateur de débit d'alimentation de secours FTL à l'entrée, pour simplifier la difficulté de conception et coût disque PCB, lire et les performances d'écriture de la levée de SSD et peut soutenir efficacement le SSD pour atteindre une plus grande capacité. Avec la mise à niveau d'avancement de la technologie et le rendement STTMRAM, des puces de mémoire de spin magnétique seront largement appliquées dans le domaine de plus segment de stockage.
références
[1] TANG D D, LEE Y J. fondamentaux de mémoire magnétique et de la technologie [M] Angleterre :. Cambridge University Press, 2010.
[2] Xie Yuan technologies de mémoire émergentes :. Conception, architecture et applications [M] Allemagne :. Springer, 2014.
