Lei Feng nouvelles du réseau, alors que l'industrie se rapproche de la norme de communication 5G, les fabricants d'appareils mobiles très amoureux d'essais techniques et la preuve des tests de concept. Maintenant, la viabilité commerciale continue de ces technologies sont rigoureusement évaluées, mais beaucoup de techniques de prototypage ne peut pas être utilisé bien dans des déploiements commerciaux.
5G pour accélérer le déploiement de la solution, récemment, le Xilinx a annoncé son prochain Zynq UltraScale + RFSoC plate-forme adaptative de radio à puce unique en utilisant un procédé de 16nm TSMC, la chaîne de signal RF, ADC, DAC, MAC, DSP, la radio IP, la bande de base, modulé , filtrée et sous-système de mémoire DDR4 intégré dans le SoC, substitué par un convertisseur de données séparée avec une technique d'échantillonnage RF directe intégré, peut être réduit de 50 à 75% de la consommation d'énergie et les tailles de paquets.
Selon les informations publiées par Xilinx, l'un des avantages est que le réseau sans fil Massive-MIMO RFSoC pour la (technologie d'antenne à grande échelle) radio. Selon les rapports, l'utilisation de 64x64 m-MIMO RFSoCs réduit la consommation électrique de moitié, le montage réduction de 75%, et ainsi le nombre de composants dans le système est réduite de 89%.
La famille de RFSoC de Xilinx a été mis au point trois générations, la plus ancienne bande de première génération couverture des produits 4GHz, à la spécification DOCSIS 3.1, basée sur la mise en place d'une mise en uvre 5G possible.
L'annonce est la deuxième génération et la troisième génération, qui est la deuxième génération de la première puce de génération de rognage version améliorée, la double quatre-core intégré et le noyau Cortex A53 Cortex module CPU A5 avec bande programmable, 5GHz couvrant la la Chine et le Japon ont commencé à déployer rapidement.
produits de troisième génération utilisent encore du matériel sous-jacent similaire, mais l'ADC et DAC ont été mis à jour sur un domaine d'horloge différentes peut prendre en charge 6GHz, mais aussi d'améliorer les modules programmables de fréquence de fonctionnement pour répondre aux besoins DSP supplémentaires qu'occasionne 6GHz 14bit et la précision de traitement, et un générateur d'horloge en mode externe, le nombre requis pour toute la conception du générateur d'horloge est réduit de quatre à un.
Xilinx représente, un problème avec l'approche de conception traditionnelle est confronté, l'interface entre le discret échantillonnage de la RF et DSP frontal est JESD204 norme numérique, 16x16 solutions d'antenne, cette interface standard à la largeur de bande 320 Go / s, la consommation d'énergie d'environ il est 8W, qui est une grande consommation d'énergie dans l'analyse du spectre de 800 MHz à haute fréquence.
Le produit RFSoC troisième génération par les composantes numériques et analogiques ensemble, l'interface peut réaliser une faible consommation électrique plus élevée de la bande passante de transmission. Cela permettra de réduire la consommation d'énergie en mode TDD et fournit un multibandes complet / support multi-standard, des solutions analogiques / numériques intégrés contribuent également à l'expansion de l'atteindre IF d'ondes millimétriques.
déclaration Xilinx, permet à un fournisseur à utiliser avec leur IP programmable sur mesure et RF, tandis que les fournisseurs de second rang peuvent utiliser leurs propres ou une des solutions IP fixes. Avec cette conception, Xilinx peut ajouter le marché RF à son portefeuille de produits.
Deuxième et troisième génération RFSoC seront compatibles avec la première génération de matériel, de deuxième génération RFSoC échantillons d'ingénierie sont maintenant disponibles pour certains clients à l'utilisation, la production totale est attendue en Juin 2019, alors que la troisième génération RFSoC 2019 la seconde moitié est échantillonné et mis en production au cours du troisième trimestre de 2020, couvrira une partie de la puce dans toutes les bandes de sous-6GHz non autorisées.
