Li Mengliang, Le Phillips, Zhang Jianjun, super Zheng

(China Electronics Academy of Spaceflight Technology 772, Beijing 100076)

Dans le développement de récepteur GNSS anti-rayonnement, parce que la porte FPGA Xilinx 600 bascule dans une orbite unique de particules (Single Event Upset, SEU) Effet grave, la recherche indépendante et le développement d'anticorps anti-rayonnement GNSS récepteur ASIC est la solution la plus efficace. Aerospace cinq branches de projet projet clé modèle « XX-2 » en tant que base, la première fois anti-rayonnement en utilisant un procédé 65 nm, avec une seule puce ASIC 12 millions de dimension anti-rayonnement de bord GNSS récepteur ASIC. Cependant, avec cette nouvelle technologie / grande échelle / caractéristiques complexes un seul des particules de puce ASIC fonction de mesure d'interruption est un problème difficile. Pour SEU / SEFI est déterminée par analogique GNSS signal IF et l'entrée numérique DSP disposé dans le FPGA, puis lire la puce par les données critiques en temps réel interne puce d'interface de EMIF, et conçu des expériences d'irradiation de critère de SEFI et les mises en oeuvre correspondantes.

Récepteur GNSS; les interfaces; EMIF expériences d'irradiation; interruption fonctionnelle d'événement unique (SEFI)

CLC: TN492

Code de document: A

DOI: 10,16157 / j.issn.0258-7998.2017.01.014

format de citation chinois: Li Mengliang, Le Phillips, Zhang Jianjun, et analogues. Méthode expérimentale SEFI 65 nm rayonnement bord récepteur GNSS ASIC Technologie électronique, 2017,43 (1): 53-56,59.

Anglais format de citation: Li Mengliang, Yue Lipeng, Zhang Jianjun, et al. La méthode d'essai de SEFI de 65 nm par rayonnement durci embarqué récepteur GNSS ASIC .Application Technique électronique, 2017,43 (1): 53-56,59.

0 introduction

GNSS (système mondial de navigation par satellite, GNSS) est un terme général pour tous les systèmes de navigation par satellite, y compris le GPS américain, Beidou de la Chine, la Russie et GLONASS Galileo de l'Union européenne, qui est globalement orienté, l'utilisation d'un ou une pluralité de systèmes de signalisation de radio-navigation, l'espace et la masse pour fournir un positionnement de l'utilisateur, la synchronisation, allant, et des services de navigation. Avec le développement continu des systèmes mondiaux de navigation par satellite et les industries connexes, la technologie GNSS a été largement appliquée et continuera d'améliorer le terminal utilisateur pour les besoins de performance GNSS, en particulier l'énergie, la performance, volume besoins de plus en plus exigeants des dispositifs nationaux présente de nouveaux défis.

Bord récepteur GNSS anti-rayonnement est une miniaturisation de la puce ASIC récepteur GNSS, la clé de faible consommation d'énergie et de localisation. Avec l'amélioration du processus de fabrication, ce qui augmente la taille de l'ASIC, des fonctions plus complexes, la fréquence limite progressivement augmenté, mais en même temps plus en plus petite caractéristique tailles ASIC, la longueur de grille, la taille du noeud, la profondeur, l'oxydation et ainsi une diminution correspondante de l'épaisseur de la couche, la charge critique de la jonction PN a chuté de façon significative, la fréquence plus élevée, de sorte que la plus basse tension de fonctionnement ASIC sont plus sensibles aux simples effets d'événements (seul effet de l'événement, SEE) . environnement orbital complète des ions de haute énergie de l'univers - les protons / électron / ion [alpha] / ions lourds / gamma] rayons, ils apportent VOIR sérieusement affecter la fiabilité de l'espace du dispositif. Par conséquent, anti-rayonnement bord GNSS récepteur processus de développement ASIC, la fiabilité de l'espace de conception du dispositif, en particulier la conception et la vérification de durcissement par rayonnement est particulièrement important.

Lorsque le durcissement de rayonnement vérifier la fiabilité du dispositif, pour la détection de SEFI il est souvent difficile. Parce que les différents ASIC dont la fonction est pas le même, il n'y a pas de méthode uniforme de détermination. Dans le présent document, en fonction de la fonction de la conception du produit et les exigences de performance, les méthodes d'essai conçues pour une SEFI 65 nm rayonnement spatial GNSS récepteur ASIC.

Un concept de design

1.1 fonctionne de puce

GNSS rayonnement récepteur embarqué ASIC à la première fois en utilisant un procédé CMOS à grille de silicium de 65 nm sept métaux, la conception rayonnement cellulaire standard comprend une structure de SRAM, principalement pour compléter le signal passe-bas de pré-navigation filtré, le code pseudo / acquisition de la porteuse, code pseudo / release intégration cohérente de porteuse, impulsion de signal d'horloge / de synchronisation est générée, les fonctions de communication série, fournissent une observations GNSS porteuse et du code pseudo pour le processeur de signal numérique de commande de signal de résolveur de signal GNSS IF (processeur de signal numérique, DSP) synchronisation impulsion d'horloge avec une autre sortie de la puce. signaux compatibles puce navigation et GPS Compas intérieur comprenant: un moteur d'acquisition GPS L1C / A le signal, le signal Beidou B1i et un moteur de capture, canaux de poursuite double fréquence Beidou 16 (B1i et B3I), GPS à double fréquence 16 canaux (L1C / A et L2C / L2P). Les paramètres externes DSP peuvent être configurées par l'intermédiaire du circuit d'interface de mémoire externe (interface de mémoire externe, EMIF), de sorte que l'application de puces ASIC devenir plus souple. GNSS rayonnement récepteur embarqué schéma fonctionnel de la puce ASIC représenté sur la figure 1.

1.2 signal d'entrée de test

La description de l'article 1.1 de la puce de fonction, ASIC, si vous voulez travailler, il faut saisir le signal d'excitation comprend: un GPS L1C / un signal de fréquence intermédiaire numérique, GPS L2C signal de fréquence intermédiaire numérique, le signal numérique à fréquence intermédiaire L2P, B1i signal de fréquence intermédiaire numérique, numérique IF B3I le signal, le signal de configuration globale (y compris les chaînes AD), un signal de configuration RS422 / RS232, une configuration d'horloge, l'interface LVDS et la passe-bas filtrant les paramètres de pré-configurés, les paramètres d'initialisation acquisition / moteur de suivi. Les paramètres de configuration et des registres de commande principalement par le biais de l'interface EMIF, les bascules-D correspondante de la SRAM interne ASIC ou écrire des informations appropriées pour atteindre, et un procédé uniforme est relativement simple à réaliser. Afin d'être en mesure de fonction de base de la puce ASIC - testé dans l'acquisition en temps réel et le suivi des performances, il est nécessaire de produire en dehors de la puce cinq types de signal de fréquence intermédiaire analogique-numérique, 4 minutes à l'intérieur de la puce pour le traitement. Mais, en fait, dans certaines conditions de paramètres, un canal de piste ou le moteur de capture ne peut milieu de la route tout le chemin à 4 pour le traitement. Sans perte de généralité, où l'on peut sélectionner cinq types de signal de fréquence intermédiaire numérique en tant que trajet d'entrée de la puce 0, et toutes puce de trace en mode de configuration et le moteur de capture pour traiter la première entrée de 0. L'entrée numérique cinq IF produit par le FPGA en temps réel, l'algorithme de génération de référence , et de manière continue à la puce en essai.

1,3 configuration de puce

des registres de contrôle interne et de la configuration de la puce de mémoire SRAM de données, est obtenue principalement par l'interface EMIF. Interface EMIF peut être interne à la puce et une pluralité de registres de configuration SRAM, un cadencement d'écriture comme représenté à la Fig. La figure CS est un signal de validation de puce, le WE est une autorisation d'écriture, ADDR est le bus d'adresses 15, un bus de données 32-bit DB, la validation des signaux sont bas actif. Afin de garantir l'intégrité des données d'écriture, CS pour permettre la prise d'effet devrait être plus large que nous, les données d'écriture pour éviter l'échec.

1.4 Interprétation des données

Pour lire les données contenues dans la puce, il est toujours réalisée par l'interface EMIF. En lisant l'autre banque de registres d'adresse de puce peut connaître l'état de fonctionnement courant de la puce, en particulier si l'acquisition et de poursuite de canal de sortie de données d'anomalie Effets seul événement a eu lieu. La figure 3 montre un diagramme temporel de lecture de données Interface EMIF, dans lequel l'interface de sortie OE EMIF signal de validation, actif bas. Dans ce cas, le bus de données 32 bits DB comme la sortie de la puce ASIC, il y aura un certain retard T_o, T_o peut avoir 2-3 cycles d'horloge.

En l'absence d'irradiation, deux même puce ASIC si la même entrée, la sortie devrait être la même. Dans l'essai à une particule dans la même puce ASIC A et B deux, excitation aux entrées A / B deux puces identiques. Ensuite, la source de rayonnement irradiant la puce A, en lisant les données de sortie de deux puces A / B. Soit A la sortie de la feuille AY, sortie feuille B yB, puis:

(1) Si | yA | ne veut pas dire | yB |, puis les événements de SEU doivent avoir lieu;

(2) Si | yA | > 2 | yB | ou | yA | < | YB | / 2, et ne peut pas être restauré dans les trois secondes, le temps SEFI se produisent.

2 mise en uvre

GNSS bord rayonnement récepteur circuit à puce ASIC en utilisant une expérimentation de particules unique Altera Corporation Cyclone IV série FPGA mise sous tension de génération de signal et la sortie puce d'interprétation, ou lorsqu'une SEU se produit une fois SEFI, la valeur de compteur correspondant plus un; nombre de SEU et SEFI compter la valeur transmise par l'intermédiaire d'interfaces FPGA RS232 de l'ordinateur hôte; deux échantillons ASIC sont les mêmes que la pièce d'essai et la pièce de référence a B, tout au long de l'expérience avec un connecteur 4 comme représenté sur la PCB de carte de circuit. Pour la puce, pendant le fonctionnement normal, la borne de commande tst_rst tst_set testabilité et un besoin de modèle de test pour prendre 3,3 V élevé.

Après réinitialisation FPGA, FPGA fournit l'horloge et un signal de remise à zéro GlbRst clk_in à puce A / B et la section de génération d'excitation de test dans le FPGA, la remise à zéro est terminée, le système de test pour exécuter la procédure suivante:

(1) des puces de FPGA disposés deux signaux de commande global, y compris les impulsions de synchronisation d'horloge, la sélection d'acquisition / suivi de canal, RS422 et paramètres de l'interface RS232, une interface LVDS configuration paramètre, la pré-configuration de coefficients de filtre FIR;

(2) B1i capture registre de configuration des paramètres du moteur, la mémoire de code de configuration pseudo-SRAM local;

(3) le paramètre de configuration de suivi canal B1i / B3I registre, la mémoire de code de configuration pseudo-SRAM local;

(4) L1C / Moteur registre de configuration de paramètre de capture, le stockage du code de configuration pseudo-SRAM local;

(5) L1C / A canal de suivi registre de paramètres de configuration;

(6) L2C et le paramètre de configuration de suivi canal L2P registre;

(7) Les puce permettent l'acquisition et le suivi de canaux, ont commencé à entrer dans l'état de fonctionnement;

(8) FPGA commence la transmission en continu entrée B1i / B3I / L1CA / L2P / L2C numérique IF;

(9) FPGA toutes les 1,3 ms (horloge système 61 MHz) lit l'acquisition et le suivi des résultats pour tous les canaux de la durée de la puce de A / B, et le critère est déterminé conformément à la section 1.3;

(10) FPGA 10 lectures chacun, tandis que la puce moteur de capture A / B est une fois initialisé.

Expérience 3 Détermination du SEFI plein en vedette

GNSS embarqué récepteur expériences d'irradiation de rayonnement ASIC de panneaux de particules unique pleinement état fonctionnel puces simulé sur un seul utilisateur, ce qui garantit la fiabilité des résultats expérimentaux SEFI, BREADBOARD carte physique représenté sur la Fig. 5, la gauche il est une vue de dessous, une vue de dessus à droite.

Le système de test complet à bord GNSS récepteur résistant à un rayonnement ASIC de carte de circuit expériences d'irradiation à une particule, le module de commande de puissance, la composition mètres, un routeur, une alimentation programmable PC portable Agilent, et deux (PC1 et PC2). Dispositif sous test (puce A / B) a été placée carte de test, plaque d'essais sur un expériences d'irradiation du dispositif d'accélérateur de particules, panneau de circuits de test par le port série et la commande de puissance PC1, alimentation programmable, multimètre, un routeur connecté par l'intermédiaire du câble de réseau et de PC1, des dispositifs de puissance commande PC1, l'appareil de mesure et de commande de puissance FPGA carte de test et la carte de test par la réception d'informations transmises sur le port série; multimètre détecte le courant de fonctionnement du dispositif sous test en série, lorsque verrouillage des événements de particules simples, alimentation programmable sont éteints, et PC2 sont reliées par l'intermédiaire d'un câble de réseau et la chambre d'essai télécommande PC1 PC1, PC1 est connecté au module de commande de puissance par l'intermédiaire d'un câble USB. Système de connexion représenté sur la figure 6.

particule test de la fonction d'interruption, la fréquence de fonctionnement du circuit 61,38 MHz ou 20 MHz, si le nombre d'interruptions fonction SEFI atteint une valeur prédéterminée, ou la fluence de particules total de 107 ions / cm2 (selon la première échéance), l'irradiation est arrêtée, transformer particules d'essai, a poursuivi l'irradiation des expériences.

Avec le protocole d'essai ci-dessus, par irradiation par des expériences, le refoulement unique de l'événement réellement mesurée (SEU) 15 seuil MeV · cm2 / mg, Latchup (SEL) 91 seuil MeV · cm2 / mg, interruption fonctionnelle d'événement unique (SEFI) taux d'erreur: orbite GEO de 5 × 10-5 fois / jour · appareils répondent aux exigences cibles.

4 Conclusion

Les expériences d'irradiation réalisation du circuit ici est simple et fiable, facile à mettre en uvre, ne nécessite pas un appareil complexe pour permettre correctement la puce autonome dans une opération d'état entièrement fonctionnel simplifie grandement la complexité de l'expérience SEFI, raccourcir le cycle de développement des produits. Les résultats expérimentaux montrent: premier transporteur satellite domestique 65 nm rayonnement durcissement récepteur GNSS processeur bande de base fonction de puce ASIC / conception de performance aux attentes des utilisateurs se rencontrent, les indicateurs de taux d'erreur de SEFI répondent aux exigences.

références

Xing Kefei. La détection et le renforcement de bord plate-forme de traitement de signal SEU Changsha: Université nationale de technologie de défense, 2007.

Xie Gang. Mondial de navigation par satellite Principes du système . Pékin: Electronic Industry Press, 2013.

espace de signal COMPASS Document Interface de commande (Version 2.0). . .www.beidou.gov.cn.

Lu Hui, méthode Niu Ruiyao.Generation des codes GPS L1C basé sur la loi de réciprocité quadratique .Journal de l'ingénierie des systèmes et de l'électronique, 2013,24 (2): 189-195.